特許

J-GLOBAL ID：200903059031119057

半導体装置の製造方法

発明者： 小 野 瑞 城 ,  岩 井 洋 ,  百 瀬 寿 代 ,  森 本 豊 太 ,  土 明 正 勝
出願人/特許権者： 株式会社東芝
代理人 (1件)： 佐藤 一雄 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平4-002333
公開番号（公開出願番号）：特開平5-190566
出願日： 1992年01月09日
公開日（公表日）： 1993年07月30日
要約：

【要約】【目的】 ソース、ドレイン領域が高抵抗となるのを抑制する。【構成】 半導体基板1の表面にゲート酸化膜7及びゲート電極8を形成する第1のステップと、ゲート電極を形成した後ソース、ドレイン形成用領域に不純物を注入する第2のステップと、ゲート電極及び半導体基板表面に絶縁膜を形成した後、異方性エッチングによって絶縁膜をエッチングして前記ゲート電極の側部のみに絶縁膜からなる側壁12を残存させる第3のステップと、ソース、ドレイン形成用領域に所定の濃度となるように再度不純物を注入する第4のステップと、を備えていることを特徴とする。

請求項（抜粋）：

半導体基板の表面にゲート酸化膜およびゲート電極を形成する第1のステップと、前記ゲート電極を形成した後ソースドレイン形成用領域に不純物を注入する第2のステップと、前記ゲート電極および前記半導体基板表面に絶縁膜を形成した後、異方性エッチングによって前記絶縁膜をエッチングして前記ゲート電極の側面のみに前記5縁膜からなる側壁を残存させる第3のステップと、前記ソース、ドレイン形成用領域に所定の濃度となるように再度不純物を注入する第4のステップと、を備えていることを特徴とする半導体装置の製造方法。

IPC (3件)：

H01L 21/336 ,  H01L 29/784 ,  H01L 29/78

FI (2件)：

H01L 29/78 301 P ,  H01L 29/78 301 S

引用特許：

審査官引用 (4件)

• 特開昭62-094937
  
• 特開平2-295131
  
• 特開昭59-110119
  
• 特開昭57-068033