特許
J-GLOBAL ID:200903059031762642
データ処理装置及びデータ処理システム
発明者:
,
出願人/特許権者:
,
代理人 (1件):
玉村 静世
公報種別:公開公報
出願番号(国際出願番号):特願平11-306328
公開番号(公開出願番号):特開2001-125786
出願日: 1999年10月28日
公開日(公表日): 2001年05月11日
要約:
【要約】【課題】 データ処理装置においてCPUの比較的小さなアクセス空間による良好なプログラム実行効率を維持しながらプログラム容量の制限を緩和する。【解決手段】 データ処理装置(1)は、CPU(2)のアクセス空間が狭いノーマルモードとアクセス空間が広いアドバンストモードを有する。ノーマルモードであっても、転送制御部(3)はそのときCPUによってアクセス可能なアドレス範囲を超えてデータ転送制御可能である。ノーマルモードにおけるCPUのアクセス範囲に対してプログラム容量の制限を超えてプログラム等を生成しても、その制限を超えた分のプログラムをノーマルモードにおけるROM6の非アクセスエリアに格納しておけば、転送制御部がこれをアクセスしてRAM(7)に転送することができ、ノーマルモードのCPUはRAMに転送された前記プログラム等をアクセスして利用することができる。
請求項(抜粋):
データ処理部、メモリ部及び転送制御部を含み、選択的に第1モード又は第2モードが設定可能にされたデータ処理装置であって、前記データ処理部は、前記第1モードでは第1のビット数で表現可能なアドレス信号を用いてアクセスを行ない前記メモリ部の全体をアクセス可能であり、第2モードでは前記第1のビット数よりも少ない第2のビット数で表現可能なアドレス信号を用いてアクセスを行ない前記メモリ部の一部である第1エリアをアクセス可能であり、前記転送制御部は、前記第2モードにおいても前記第1のビット数で表現可能なアドレス信号を用いて情報の転送制御が可能である、ことを特徴とするデータ処理装置。
IPC (6件):
G06F 9/32 310
, G06F 9/34 350
, G06F 9/34
, G06F 12/06 560
, G06F 13/16 510
, G06F 15/78 510
FI (6件):
G06F 9/32 310 K
, G06F 9/34 350 B
, G06F 12/06 560 C
, G06F 13/16 510 F
, G06F 15/78 510 A
, G06F 9/36 330 B
Fターム (17件):
5B033AA07
, 5B033CA01
, 5B033DA07
, 5B033DB02
, 5B033DB12
, 5B060AB05
, 5B060AC01
, 5B060AC11
, 5B060BA02
, 5B060BA06
, 5B060BB12
, 5B060BB13
, 5B060MM02
, 5B062AA03
, 5B062CC01
, 5B062DD05
, 5B062EE10
引用特許: