特許

J-GLOBAL ID：200903059041226560

CMOSオペアンプの設計システムおよび設計方法

発明者： 古川 且洋 ,  小林 洋一郎
出願人/特許権者： 株式会社日立製作所
代理人 (1件)： 大日方 富雄
公報種別：公開公報
出願番号（国際出願番号）：特願2001-128176
公開番号（公開出願番号）：特開2002-324097
出願日： 2001年04月25日
公開日（公表日）： 2002年11月08日
要約：

【要約】 (修正有)【課題】 要求されるアンプ性能から回路素子レベルの設計を自動的に行うCMOSオペアンプの設計システムを提供する。【解決手段】 縦続接続された2段の増幅回路の各出力ノード間を位相補償容量を介して接続してなる回路とAC的に等価なCMOSオペアンプの設計定数を求めるCMOSオペアンプの設計システムであって、演算に必要な特性パラメータとして、オペアンプのDCゲインa0、ユニィティーゲイン周波数fT、位相余裕φ、SN比αを入力する手段と、上記特性パラメータ、および、所定のアルゴリズムに基づいてCMOSオペアンプの各構成素子の設計定数するとともに、所定の評価関数に基づきこの設計定数を最適化する演算手段とを備えている。

請求項（抜粋）：

縦続接続された2段の増幅回路の各出力ノード間を位相補償容量を介して接続してなる回路とAC的に等価なCMOSオペアンプの設計定数を求めるCMOSオペアンプの設計システムであって、演算に必要な特性パラメータとして、オペアンプのDCゲインa0、ユニィティーゲイン周波数fT、位相余裕φ、SN比αを入力する手段と、上記特性パラメータ、および、次の1〜5の条件から導かれるアルゴリズムに基づいて上記CMOSオペアンプの各構成素子の設計定数を求める演算手段と、1.位相補償容量CC = ( C1・C2・tan(φ)/2)(1/2)C1:初段の増幅回路の出力負荷容量C2:第2段目の増幅回路の出力負荷容量2.合計電流Itotalに対する位相補償容量CCの感度が最小∂Itotal(CC)/∂(CC) = 03.ユニィティーゲイン周波数fTと初段の増幅回路の電流Ids3との関係式Ids3 = πCC・fT・VEVE:実効バイアス電圧4.初段の増幅回路の利得a1と第2段の増幅回路の利得a2とが等しいa1 = a2 = (a0)(1/2)5.初段の増幅回路に流れる電流gm3と第2段の増幅回路に流れる電流gm8の電流比nの条件式n = gm8/gm3 = [(C1C2 + C2CC + CCC1)/CC2]・tan(φ)を備えたことを特徴とするCMOSオペアンプの設計システム。

IPC (5件)：

G06F 17/50 654 ,  G06F 17/50 652 ,  H01L 21/82 ,  H03F 3/45 ,  H03F 3/68

FI (5件)：

G06F 17/50 654 M ,  G06F 17/50 652 A ,  H03F 3/45 A ,  H03F 3/68 Z ,  H01L 21/82 C

Fターム (43件)：

5B046AA08 ,  5B046BA03 ,  5B046DA05 ,  5F064BB01 ,  5F064BB21 ,  5F064BB24 ,  5F064CC12 ,  5F064DD04 ,  5F064DD09 ,  5F064EE45 ,  5F064HH06 ,  5F064HH09 ,  5F064HH10 ,  5F064HH12 ,  5J066AA01 ,  5J066AA47 ,  5J066CA00 ,  5J066FA12 ,  5J066HA09 ,  5J066HA17 ,  5J066HA25 ,  5J066HA29 ,  5J066KA05 ,  5J066MA22 ,  5J066ND01 ,  5J066ND14 ,  5J066ND22 ,  5J066ND23 ,  5J066PD01 ,  5J066TA01 ,  5J066TA07 ,  5J069AA01 ,  5J069AA47 ,  5J069CA00 ,  5J069FA12 ,  5J069HA09 ,  5J069HA17 ,  5J069HA25 ,  5J069HA29 ,  5J069KA05 ,  5J069MA22 ,  5J069TA01 ,  5J069TA07