不揮発性半導体記憶装置及びその製造方法

発明者：
出願人/特許権者：
代理人 (1件)：佐藤隆久
公報種別：公開公報
出願番号（国際出願番号）：特願平9-357917
公開番号（公開出願番号）：特開平11-186528
出願日： 1997年12月25日
公開日（公表日）： 1999年07月09日
要約：

【要約】【課題】ビット線間を広げないと加工性が悪くセル面積縮小が出来ない。ソース不純物領域の抵抗が大きくてばらつくので読み出し精度が悪い。【解決手段】半導体層4内に形成されたドレイン不純物領域6bとソース不純物領域40との間に、選択トランジスタS11,S12等とメモリトランジスタM11〜M14が列方向に直列接続されてトランジスタ列が構成されている。ソース不純領域20が、行方向に隣り合う他のトランジスタ列内のソース不純物領域と分離されてトランジスタ列内の他の不純物領域6a,6bとともにライン状に配置されている。ビットコンタクトBCとソースコンタクトSCが、トランジスタ列の両端において、行方向に隣り合うトランジスタ列間で交互に配置されている。各ソース不純物領域20を接続する共通ソース電位層22が、例えば面状に配置され、上層のビット線BL1等を基板垂直方向でシールドする。

請求項（抜粋）：

半導体層内に形成されたドレイン不純物領域とソース不純物領域との間に、選択トランジスタとメモリトランジスタが列方向に直列接続されてなるトランジスタ列を行列状に複数配置させてメモリアレイが構成されている不揮発性半導体記憶装置であって、前記ソース不純物領域が、行方向に隣り合う他のトランジスタ列内のソース不純物領域と分離されて前記トランジスタ列内の他の不純物領域とともにライン状に配置されている不揮発性半導体記憶装置。

IPC (5件)：

H01L 27/115 , G11C 16/04 , H01L 21/8247 , H01L 29/788 , H01L 29/792

FI (3件)：

H01L 27/10 434 , G11C 17/00 622 E , H01L 29/78 371

前のページに戻る