特許
J-GLOBAL ID：200903059058829250
半導体記憶装置およびその製造方法
発明者：
,
出願人/特許権者：
代理人 (1件)：
内原 晋
公報種別：公開公報
出願番号（国際出願番号）：特願平3-277833
公開番号（公開出願番号）：特開平5-006976
出願日： 1991年10月24日
公開日（公表日）： 1993年01月14日
要約：
【要約】【目的】簡単な製造方法,構造による表面積の大きなノード電極を含むスタックド型キャパシタを有するDRAMを提供する。【構成】ノード電極117aは、n型の多結晶シリコン膜113c,123c,133cと酸素を含んだn型の多結晶シリコン膜114c,124c,134cとの交互積み重ねによる積層膜で構成する。ノード電極117aの側面では、n型の多結晶シリコン膜113c,123c,133cにより窪みが形成される。【効果】この窪みによりノード電極117aの表面積は増大し、キャパシタの占有面積が小さくても大きな値の容量値を有するスタックド型キャパシタが実現する。
請求項（抜粋）：
半導体基板への不純物の拡散により形成されたノード拡散層に接続されたノード電極と、容量絶縁膜を含むスタックド型キャパシタを有するダイナミック型ランダムアクセスメモリにおいて、前記ノード電極が第1の導電体膜と第2の導電体膜とを交互に積み重ねた積層膜からなることと、前記積層膜の側面において、前記第1の導電体膜の端部が前記第2の導電体膜の端部よりも窪んだ位置にあることとを特徴とする半導体記憶装置。
IPC (2件)：
引用特許：
前のページに戻る
