特許
J-GLOBAL ID：200903059063454206
薄膜トランジスタの形成方法
発明者：
,
,
出願人/特許権者：
代理人 (1件)：
岡本 啓三
公報種別：公開公報
出願番号（国際出願番号）：特願平5-181063
公開番号（公開出願番号）：特開平7-038111
出願日： 1993年07月22日
公開日（公表日）： 1995年02月07日
要約：
【要約】【目的】薄膜トランジスタの形成方法に関し、コンタクト層となる半導体膜を選択成長する際の成膜時間を短縮すること。【構成】プラズマエッチングと半導体成長とを交互に繰り返すことによりコンタクト層となる不純物含有半導体を選択的に成長する場合に、スタガ型の薄膜トランジスタでは、ソース/ドレイン電極の下地となる絶縁膜の水素又はハロゲンの含有量を増やし、逆スタガ型の薄膜トランジスタではチャネル保護膜となる絶縁膜の水素又はハロゲンの含有量を増やす。
請求項（抜粋）：
水素含有量又はハロゲン含有量を調整することにより、外部からの水素又はハロゲンの侵入の少ない下地絶縁膜(26)を形成する工程と、前記下地絶縁膜(26)の上に第一の導電膜(27)を積層する工程と、前記第一の導電膜(27)をパターニングして少なくともソース領域及びドレイン領域に電極(27s,27d)を形成する工程と、水素プラズマ又はハロゲンのプラズマによるエッチングと半導体のデポジションとを交互に繰り返すことにより、成長レートの差を利用して前記電極(27s ,27d )の表面に不純物含有半導体膜(28)を選択成長する工程と、前記ソース領域から前記ドレイン領域にかけて存在する前記下地絶縁膜(26)と前記不純物含有半導体膜(28)の上に、動作半導体層(29)、ゲート絶縁膜(30)及びゲート電極(34)を順に形成する工程とを有することを特徴とする薄膜トランジスタの形成方法。
IPC (3件)：
H01L 29/786
, H01L 21/336
, G02F 1/136 500
