特許
J-GLOBAL ID:200903059083925698
フリップチップ増幅器
発明者:
,
出願人/特許権者:
代理人 (1件):
宮田 金雄 (外1名)
公報種別:公開公報
出願番号(国際出願番号):特願2001-269869
公開番号(公開出願番号):特開2003-078102
出願日: 2001年09月06日
公開日(公表日): 2003年03月14日
要約:
【要約】【課題】 この発明の課題は小型、低コストな多段のフリップチップ増幅器を得ることである。【解決手段】 増幅器を構成する電界効果トランジスタに加える直流電力を外部へ流れることを阻止するDCカット用のキャパシタには、電界効果トランジスタをバンプ実装する誘電体基板上に形成されるインターディジタルキャパシタを使用し、バイアス回路は低周波バイパス用の積層セラミックキャパシタ及びインターディジタルキャパシタを上記電界効果トランジスタをバンプ実装する同一の誘電体基板に実装、形成することで、小型、低コストな多段のフリップチップ増幅器を得ることができる。
請求項(抜粋):
ソース電極、ゲート電極及びドレイン電極上にバンプ実装用パッドを有する電界効果トランジスタとこの電界効果トランジスタを実装するための誘電体基板及び上記電界効果トランジスタとこの誘電体基板を実装するためのバンプを備えたフリップチップ増幅器において、上記誘電体基板は、上記電界効果トランジスタの入出力インピーダンス変換に用いる整合回路と、上記電界効果トランジスタにバイアスを印加するバイアス回路を具備し、このバイアス回路は、低周波バイパス用の積層セラミックキャパシタ及び上記誘電体基板上に形成されるインターディジタルキャパシタを具備し、上記電界効果トランジスタと上記誘電体基板をバンプ実装することを特徴とするフリップチップ増幅器。
IPC (4件):
H01L 25/00
, H01L 23/12 301
, H01L 23/12
, H03F 3/60
FI (4件):
H01L 25/00 B
, H01L 23/12 301 L
, H01L 23/12 301 Z
, H03F 3/60
Fターム (19件):
5J067AA01
, 5J067AA04
, 5J067CA87
, 5J067CA92
, 5J067FA16
, 5J067HA09
, 5J067HA25
, 5J067HA29
, 5J067KA12
, 5J067KA29
, 5J067KA66
, 5J067KA68
, 5J067KS11
, 5J067LS11
, 5J067MA08
, 5J067QA04
, 5J067QS02
, 5J067QS06
, 5J067SA13
前のページに戻る