特許

J-GLOBAL ID：200903059086070448

半導体装置及びその製造方法

発明者： 田中 徹 ,  鈴木 邦広
出願人/特許権者： 富士通株式会社
代理人 (1件)： 井桁 貞一
公報種別：公開公報
出願番号（国際出願番号）：特願平6-134391
公開番号（公開出願番号）：特開平8-008431
出願日： 1994年06月16日
公開日（公表日）： 1996年01月12日
要約：

【要約】【目的】 接合容量及びコンタクト抵抗の増大を伴わないチャネルコンタクトを可能としキンクのない安定した電流電流特性を有するSOI-MOS FET を提供する。【構成】 絶縁物上のシリコン膜に形成されたFET であって,トランジスタ領域1がゲート幅方向に並んだ第1領域1Aと第2領域1Bとこれらの両領域を接続するくびれ領域1Cとからなり,該第1領域には一導電型ソース領域,反対導電型チャネル領域,一導電型ドレイン領域が形成され,該チャネル領域の上には該くびれ領域1Cまで延在するゲート電極 2が形成され, 該第2領域1Bには反対導電型の拡散層からなるチャネルコンタクト領域が形成され,該くびれ領域1Cは, ゲート長方向の幅が該第1領域1Aの幅より小さく, 且つゲート長以上の幅を有する半導体装置。

請求項（抜粋）：

絶縁物上のシリコン膜に形成されたFET であって,フィールド絶縁膜で囲まれたトランジスタ領域(1) がゲート幅方向に並んだ第1領域(1A)と第2領域(1B)とこれらの両領域を接続するくびれ領域(1C)とからなり,該第1領域には一導電型ソース領域,反対導電型チャネル領域,一導電型ドレイン領域が形成され,該チャネル領域の上には該くびれ領域(1C)まで延在するゲート電極(2) が形成され,該第2領域(1B)には反対導電型の拡散層からなるチャネルコンタクト領域が形成され,該くびれ領域(1C)は, ゲート長方向の幅が該第1領域(1A)の幅より小さく, 且つゲート長以上の幅を有することを特徴とする半導体装置。