メモリアクセス処理装置

発明者：
出願人/特許権者：
代理人 (1件)：山川政樹
公報種別：公開公報
出願番号（国際出願番号）：特願平3-353057
公開番号（公開出願番号）：特開平5-165719
出願日： 1991年12月18日
公開日（公表日）： 1993年07月02日
要約：

【要約】【目的】性能の低下を最小限に抑え、また、システムを停止せず適切なエラー処理が行えるようにする。【構成】キャッシュメモリを有するメモリアクセス処理装置において、アドレスアレイ6,データアレイ5,主記憶用メモリにソフトエラーが発生したときに、アドレスアレイ6のV/Mビットを適当に設定し、データ矛盾のないようなスワップを行うことにより自動的に再書き込みを行い正しいデータに書き換える構成にした。

請求項（抜粋）：

入出力処理装置または演算処理装置と主記憶装置に接続され、主記憶装置の内容の一部の写しを保持するデータアレイと、このデータアレイの内容が前記主記憶装置上のどの部分に対応するかを示す情報とデータアレイの内容が書き換えられたかどうかを示すMビットとアドレスアレイの内容が有効かどうかを示すVビットを保持するアドレスアレイを有し、前記入出力装置または前記演算処理装置からのメモリアクセスの要求がデータアレイ内で処理可能な場合であるキャッシュヒットにはその要求が書き込み読み出しにかかわらずデータアレイ内でのみ処理し、処理不可能な場合であるキャッシュミスには前記主記憶装置から対応するブロックを読み出し、データアレイへ書き込むと共に要求元の要求する処理を行い、このとき新たに書き込まれるデータアレイのブロックがすでに書き換えられていた対応するアドレスアレイのMビットが有効の場合書き込みの前にそのブロックのデータを読み出して前記主記憶装置の対応するブロックへ書き込んでおく動作であるスワップアウトをするスワップ方式のキャッシュを有し、前記主記憶装置にそのデータの障害を検出し訂正するための情報を有しその情報により主記憶のエラーの有無を検出しエラーが訂正能力の範囲内である場合にはそのエラーを訂正し、範囲外である場合にはエラーの検出のみ行う第1のエラー検出訂正手段を備えた情報処理装置において、前記アドレスアレイのMビットを強制的に有効にするMビット変更手段を備え、主記憶をリードし前記データアレイにデータを登録し、対応するアドレスをアドレスアレイに登録するときに前記第1のエラー検出訂正手段により主記憶の訂正可能なエラーが検出された場合には、前記Mビット変更手段により強制的にMビットを有効状態にしてアドレスアレイに登録するようにしたことを特徴とするメモリアクセス処理装置。

引用特許：

審査官引用 (3件)

特開昭62-046358
特開昭56-117400
特開平2-143352

前のページに戻る