特許

J-GLOBAL ID：200903059098806652

半導体装置の製造方法

発明者： 五十嵐 弘文
出願人/特許権者： 株式会社東芝
代理人 (1件)： 外川 英明
公報種別：公開公報
出願番号（国際出願番号）：特願平10-172341
公開番号（公開出願番号）：特開2000-012541
出願日： 1998年06月19日
公開日（公表日）： 2000年01月14日
要約：

【要約】【課題】製造工程を増加させずに、集積度の高い半導体装置を製造すること。【解決手段】半導体基板1上に形成された層間絶縁膜3上にレジスト4を形成する。このレジストをハーフトーン等のマスクを用いて露光し、場所によって膜厚の異なるレジストパターンを形成する。次に、このレジストパターンをマスクにして層間絶縁膜3をエッチングし、深さの異なる配線層の溝5及びコンタクトホール6を同一工程で形成する。また、感度の異なるレジストを積層して露光し、レジストパターンを形成することも可能である。

請求項（抜粋）：

半導体基板上に絶縁膜を形成する工程と、前記絶縁膜上にレジストを形成する工程と、場所によって異なる露光エネルギーで前記レジストを露光しレジストパターンを形成する工程と、前記レジストパターンをマスクにして前記絶縁膜をエッチングし、前記絶縁膜に深さの異なる複数個の溝を形成する工程と、前記溝に導電膜を形成する工程とを具備したことを特徴とする半導体装置の製造方法。

IPC (3件)：

H01L 21/3205 ,  G03F 7/40 521 ,  H01L 21/027

FI (5件)：

H01L 21/88 K ,  G03F 7/40 521 ,  H01L 21/30 502 P ,  H01L 21/30 516 D ,  H01L 21/30 528

Fターム (28件)：

2H096AA25 ,  2H096CA05 ,  2H096EA11 ,  2H096HA14 ,  2H096HA23 ,  2H096HA27 ,  2H096HA30 ,  2H096JA04 ,  2H096KA02 ,  2H096LA01 ,  5F033AA04 ,  5F033AA15 ,  5F033AA29 ,  5F033AA32 ,  5F033AA33 ,  5F033AA64 ,  5F033AA66 ,  5F033BA12 ,  5F033BA34 ,  5F033BA37 ,  5F033DA01 ,  5F033DA35 ,  5F033EA19 ,  5F033EA27 ,  5F033EA33 ,  5F046AA01 ,  5F046AA11 ,  5F046DA02