特許

J-GLOBAL ID：200903059101460037

パケット交換型キャッシュコヒーレントマルチプロセッサシステム用並列型コヒーレント読取り及び書戻しトランザクション処理システム

発明者： サティアナラヤナ ニシュタラ ,  ザヒル エイブラヒム ,  ウィリアム シー ヴァン ルー ,  ポール ローウェンスタイン ,  スー キョン リー ,  ルイス エフ コフィン ザ サード
出願人/特許権者： サン マイクロシステムズ インコーポレイテッド
代理人 (1件)： 中村 稔 (外6名)
公報種別：公開公報
出願番号（国際出願番号）：特願平8-078710
公開番号（公開出願番号）：特開平9-114735
出願日： 1996年04月01日
公開日（公表日）： 1997年05月02日
要約：

【要約】 (修正有)【課題】 メモリアクセス待ち時間を少くする。【解決手段】 各マスタキャッシュインデックスは、キャッシュメモリにより記憶された各データブロックに対する一つのキャッシュタグを含む一組のマスタキャッシュタグ(Etags)を有する。システムコントローラは、各データプロセッサに対する一組の重複キャッシュタグ(Dtags)を有している重複キャッシュインデックスを保持する。各データプロセッサは、その対応書戻しトランザクションが終了するまで犠牲になったキャッシュラインに先に記憶されたデータブロックを記憶する書戻しバッファ、及び読取り-書戻しトランザクション対の関連書戻しトランザクションの前に実行される読取りトランザクションに関連したキャッシュラインのキャッシュ状態を記憶するNth+1 Dtagを有し、並列で読取り及び書戻しトランザクションを実行する。

請求項（抜粋）：

システムコントローラ;前記システムコントローラに結合された主メモリ;Nが4よりも大きい整数である、Nデータブロックを記憶するNキャッシュラインを有しているキャッシュメモリと、前記キャッシュメモリの各前記キャッシュラインに対して一つのEtagを含んでいる、Nマスタキャッシュタグ(Etags)と、それが前記主メモリの中に書き戻されるまで前記キャッシュメモリから変位された汚染犠牲者データブロックを記憶する書戻しバッファとを有し、各キャッシュラインに対する前記Etagが、アドレスインデックスと、前記キャッシュラインに記憶された前記データブロックが前記データプロセッサによって変更されたデータを含むか否かを示すEtag状態値とを記憶している、データプロセッサを備え、前記データプロセッサは、前記システムコントローラへメモリトランザクション要求を送る、前記システムコントローラに結合された、マスタインターフェイスを含み、前記メモリトランザクション要求は、読取り要求及び書戻し要求を含み;各メモリトランザクション要求は、読み取られるかまたは書き込まれるべき関連データブロックに対するアドレスを指定し;前記マスタインターフェイスは、(A)読取り要求を生成することにより、かつ(B)前記キャッシュ誤りが犠牲になるべきキャッシュラインを必要としかつ該犠牲者キャッシュラインが変更されたデータを含むときに、対応EtagのEtag状態値により、前記書戻しバッファに該変更されたデータを有しているデータブロックを記憶しかつ書戻し要求を生成することにより、前記キャッシュメモリのあらゆるキャッシュライン上のキャッシュ誤りに応答するキャッシュコヒーレンス論理を更に含み;前記システムコントローラは、一組のN重複キャッシュタグ(Dtags)を含み、各Dtagは、前記Etagsの一つに対応しかつDtag状態値及び前記対応Etagと同じアドレスインデックスを記憶し;該Dtag状態値は、前記対応キャッシュラインに記憶された前記データブロックが前記データプロセッサによって変更されたデータを含むか否かを示し;前記システムコントローラは、N+1th Dtagを更に含み;前記システムコントローラは、前記データプロセッサによる各前記メモリトランザクション要求を処理するメモリトランザクション要求論理を含み;前記システムコントローラのメモリトランザクション要求論理は、前記書戻しバッファの前記データブロックを前記主メモリの中に書き込みかつ前記対応Dtagの前記状態値を無効にすることによって前記書戻し要求を処理する書戻し論理を含み;前記システムコントローラのメモリトランザクション要求論理は、(A)前記キャッシュメモリの、もしあれば、犠牲者キャッシュラインを識別しかつ前記読取り要求を処理することが変更されたデータを含むデータブロックを前記キャッシュメモリから変位するか否かを決定するために前記犠牲者キャッシュラインに対応している前記Dtagをアクセスし、(B)前記読取り要求に対応している前記主メモリからデータブロックを検索しかつ前記データプロセッサのキャッシュメモリへの記憶のために前記データプロセッサへそれを供給し、(C)前記読取り要求を処理することが前記キャッシュメモリから変更されたデータブロックを変位せずかつ前記対応Dtagの状態値が無効であるときに前記犠牲者キャッシュラインに対応しているDtagにDtag状態値及びアドレスタグを記憶し、(D)前記読取り要求を処理することが前記キャッシュメモリから変更されたデータブロックを変位せずかつ前記対応Dtagの状態値が無効でないときに前記N+1th Dtagに前記読取り要求に対する前記Dtag状態値及びアドレスタグを記憶し、かつ(E)前記書戻し論理が前記対応Dtagの前記Dtag状態値を無効にするときに前記犠牲者キャッシュラインに対応している前記Dtagの中に前記N+1th Dtagを転送すること、によって前記読取り要求を処理する読取り論理を含み;前記メモリトランザクション要求論理は、前記読取り要求及び書戻し要求のいずれかの処理が前記要求を処理する資源利用可能性に従って他方の前に終了しうるように前記読取り及び書戻し要求を処理することを特徴とするコンピュータシステム。

IPC (3件)：

G06F 12/08 310 ,  G06F 12/08 ,  G06F 15/163

FI (4件)：

G06F 12/08 310 B ,  G06F 12/08 M ,  G06F 12/08 E ,  G06F 15/16 320 K