特許

J-GLOBAL ID：200903059112168702

半導体メモリ装置

発明者： 川 口 隆 之 ,  水 上 重 人 ,  野 沢 安 満 ,  中 尾 鋼 治
出願人/特許権者： 株式会社東芝 ,  東芝マイクロエレクトロニクス株式会社
代理人 (1件)： 佐藤 一雄 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平4-063637
公開番号（公開出願番号）：特開平6-036563
出願日： 1992年03月19日
公開日（公表日）： 1994年02月10日
要約：

【要約】 (修正有)【目的】 半導体メモリ装置において、セル選択の切替えやリードライトの切替を高速化する。【構成】 列方向に並ぶ複数のメモリセルMC1...MCnを有し、前記各メモリセルに対する相補データの入出力を一対のビット線Io1,Io2を介して行う、半導体メモリセル装置において、前記読み出しに先立って前記一対のビット線BL1...BL22をイコライズするビット線イコライズ手段を、列方向に並ぶ複数の前記メモリセルのほぼ半数の位置において前記一対のビット線にそれぞれ接続し、前記一対のビット線の一端にビット線プルアップ手段T3,T4を設け、他端にビット線負荷手段T1,T2を設けた、半導体メモリ装置。

請求項（抜粋）：

列方向に並ぶ複数のメモリセルを有し、前記各メモリセルにおける相補データの出力を一対のビット線を介して行う、半導体メモリ装置において、読み出しに先立って前記一対のビット線をイコライズするビット線イコライズ手段を、列方向に並ぶ複数の前記メモリセルを任意数ずつの2つに分割した位置において前記一対のビット線に接続した、ことを特徴とする、半導体メモリ装置。

IPC (2件)：

G11C 11/41 ,  H01L 27/10 481

引用特許：

審査官引用 (2件)

• 特開昭60-251590
  
• 特開平2-177196