特許
J-GLOBAL ID：200903059127134456
情報処理システム
発明者：
,
,
出願人/特許権者：
代理人 (1件)：
筒井 大和
公報種別：公開公報
出願番号（国際出願番号）：特願平10-315978
公開番号（公開出願番号）：特開2000-151696
出願日： 1998年11月06日
公開日（公表日）： 2000年05月30日
要約：
【要約】【課題】 テーブル更新操作によるテーブル検索操作の中断時間を短縮する。【解決手段】 プロセッサインタフェース部13とメモリインタフェース部3との間に介在し、テーブル検索部5と排他的に動作するテーブル操作部6内にエントリバッファ、リードアドレスレジスタ、ライトアドレスレジスタ、制御部、ステータスレジスタを設け、プロセッサ10からエントリバッファへ予めデータを書込んでおき、書き込み先のエントリのアドレスをライトアドレスレジスタに設定することを契機に制御部がエントリバッファからメモリインタフェース部3の側に自動的にメモリライト転送を行うテーブル操作を開始し、テーブル検索部5は1回の検索処理が終了するまでは検索処理を続け、1回の検索処理が終了したところでテーブル操作が入り、テーブル操作が終了した後、自動的にテーブル検索を再開することにより、テーブル操作によるテーブル検索処理の中断を短くする。
請求項（抜粋）：
データを含むテーブルが格納されるメモリと、前記テーブル内の前記データの検索動作を行うテーブル検索部、前記データの更新動作を行うテーブル操作部、前記テーブル検索部および前記データ操作部による前記メモリへのアクセスを排他的に行わせる排他制御部、を含むテーブル検索操作処理機構と、前記テーブル検索操作処理機構を制御するプロセッサと、を有する情報処理システムであって、前記テーブル操作部は、少なくとも前記テーブル内の前記データの1回の検索単位である1エントリ分の記憶容量を有するバッファ領域と、前記バッファ領域から前記メモリへ前記データを書き込む際のライトアドレスおよび前記メモリから前記バッファ領域へ前記データを読み出すためのリードアドレスの少なくとも一方が格納される少なくとも一つのアドレスレジスタと、前記アドレスレジスタに対する前記ライトアドレスまたは前記リードアドレスの設定を契機に自発的に前記バッファ領域と前記メモリとの間における前記データの転送操作を実行する操作制御部と、を含むことを特徴とする情報処理システム。
IPC (2件)：
FI (2件)：
H04L 11/20 102 D
, H04L 11/00 310 Z
5K030GA01
, 5K030KA01
, 5K030KA02
, 5K030LB05
, 5K030LD17
, 5K030LE09
, 5K033AA02
, 5K033CB08
, 5K033DA05
, 5K033DB12
, 5K033DB14
, 5K033EC04
, 9A001CC03
, 9A001JJ14
, 9A001JJ18
, 9A001KK56
