特許

J-GLOBAL ID：200903059143534162

半導体装置およびその製造法

発明者： 西尾 仁 ,  山口 美則 ,  太和田 善久
出願人/特許権者： 鐘淵化学工業株式会社
代理人 (1件)： 曽々木 太郎
公報種別：公開公報
出願番号（国際出願番号）：特願平4-254186
公開番号（公開出願番号）：特開平6-085291
出願日： 1992年08月28日
公開日（公表日）： 1994年03月25日
要約：

【要約】【目的】 光電変換効率の光劣化が抑制され、高効率で安定性に優れていることにより太陽電池に好適に用いることができる半導体装置およびそのの製造法を提供する。【構成】 本発明の半導体装置は、pin(またはnip)型半導体装置において、i型半導体層5を第1層51と第2層52とから構成し、第1層51を受光面側に配設するとともに、その成膜速度を第2層52のそれよりも遅くして成膜されてなるものである。また、本発明の製造法は、pin(またはnip)型半導体装置を製造する場合に、i型半導体層5を第1層51と第2層52とから構成し、第1層51を受光面側に形成するとともに、その成膜速度を第2層52のそれよりも遅くして成膜するものである。第1層51の成膜速度が、第2層52のそれよりも遅いところから、第1層51の膜厚は、第2層52のそれよりも薄くするのが好ましい。

請求項（抜粋）：

光起電力素子用半導体装置であって、前記半導体が、少なくともp型非単結晶シリコン系半導体層、i型非単結晶シリコン系半導体層およびn型非単結晶シリコン系半導体層を有し、前記i型非単結晶シリコン系半導体層が、少なくとも受光面側に用いられる半導体層側に形成されている第1層と、該第1層に隣接して形成されている第2層とからなり、前記第1層が前記第2層の成膜速度よりも遅い成膜速度により成膜されてなることを特徴とする半導体装置。【請求2項】 前記受光面側に用いられる半導体層がp型非単結晶シリコン系半導体層であることを特徴とする請求項1記載の半導体装置。【請求3項】 前記受光面側に用いられる半導体層がn型非単結晶シリコン系半導体層であることを特徴とする請求項1記載の半導体装置。【請求項4】 前記第1層の膜厚が、10nm以上30nm以下であることを特徴とする請求項1、2または3記載の半導体装置。【請求項5】 前記第1層の成膜速度が、0.03nm/秒以上0.1nm/秒以下であることを特徴とする請求項1、2または3記載の半導体装置。【請求項6】 前記受光面側に用いられる半導体層が水素化アモルファスシリコンからなることを特徴とする請求項1、2または3記載の半導体装置。【請求項7】 光起電力素子用半導体装置の製造法であって、前記半導体が、少なくともp型非単結晶シリコン系半導体層、i型非単結晶シリコン系半導体層およびn型非単結晶シリコン系半導体層を有し、前記i型非単結晶シリコン系半導体層が、少なくとも受光面側に用いられる半導体層側に形成されている第1層と、該第1層に隣接して形成されている第2層とからなり、前記第1層の成膜速度が、前記第2層の成膜速度よりも遅いことを特徴とする半導体装置の製造法。【請求8項】 前記受光面側に用いられる半導体層がp型非単結晶シリコン系半導体層であることを特徴とする請求項7記載の半導体装置の製造法。【請求9項】 前記受光面側に用いられる半導体層がn型非単結晶シリコン系半導体層であることを特徴とする請求項7記載の半導体装置の製造法。【請求項10】 前記第1層の膜厚が、10nm以上30nm以下であることを特徴とする請求項7、8または9記載の半導体装置の製造法。【請求項11】 前記第1層の成膜速度が、0.03nm/秒以上0.1nm/秒以下であることを特徴とする請求項7、8または9記載の半導体装置の製造法。【請求項12】 前記受光面側に用いられる半導体層が水素化アモルファスシリコンからなることを特徴とする請求項7、8または9記載の半導体装置の製造方法。

引用特許：

審査官引用 (4件)

• 特開昭62-188381
  
• 特開昭63-031174
  
• 特開昭62-188381
  
• 特開昭63-031174