特許
J-GLOBAL ID:200903059161155012

ハードウェアの共同設計方法

発明者:
出願人/特許権者:
代理人 (1件): 最上 健治
公報種別:公開公報
出願番号(国際出願番号):特願2000-358701
公開番号(公開出願番号):特開2002-163318
出願日: 2000年11月27日
公開日(公表日): 2002年06月07日
要約:
【要約】【課題】 複数の設計業者の記述ルールの異なる設計データ間の変換処理を、インターネット環境を利用して自動的に行えるようにした、ハードウェアの共同設計方法を提供する。【解決手段】 設計業者毎に異なる記述ルールで作成された各回路設計データを各記述ルールと共に、インターネット上に設置されたデータ変換サービスを提供するASPのhttpサーバ1にアップロードするステップと、各回路設計データを一つの回路に統合して検証する設計業者が必要とする動作検証用の記述ルールを前記httpサーバにアップロードするステップと、該httpサーバ上において、各設計データの各記述ルールを動作検証用の記述ルールに変換する仕様を作成し、その変換仕様に基づいて各設計データを統合検証用の設計データに変換するステップとを備え、異なる記述ルールで作成された各設計データを所望の仕様に自動的に変換して、容易に統合検証を行えるようにする。
請求項(抜粋):
統合されるべき複数の回路ブロックからなる一つの回路を、異なる設計業者間で各々回路ブロックを分担して設計し、それらの各回路ブロックを一つの回路として統合し動作検証を行うハードウェアの共同設計方法において、異なる設計業者毎の異なる記述ルールに従って作成されたハードウェア記述言語でコーディングされた各回路ブロック設計データを、各記述ルールデータと共に、インターネット上に設置されたデータ変換サービスを提供するプロバイダのサーバにアップロードするステップと、異なる記述ルールに従って作成されたハードウェア記述言語でコーディングされた各回路ブロック設計データを一つの回路データとして統合して検証する統合検証設計業者が必要とする動作検証用の記述ルールデータを、前記データ変換サービスを提供するプロバイダのサーバにアップロードするステップと、前記データ変換サービスを提供するプロバイダのサーバ上において、統合対象となる各回路ブロック設計データの各記述ルールを動作検証用の記述ルールに変換する仕様を作成し、該変換仕様に基づいて各回路ブロック設計データを動作検証用の回路設計データに変換処理するサービスを提供するステップとを含むことを特徴とするハードウェアの共同設計方法。
IPC (6件):
G06F 17/50 662 ,  G06F 17/50 ZEC ,  G06F 17/50 601 ,  G06F 17/50 654 ,  G06F 17/50 664 ,  G06F 17/50
FI (6件):
G06F 17/50 662 D ,  G06F 17/50 ZEC ,  G06F 17/50 601 A ,  G06F 17/50 654 A ,  G06F 17/50 664 K ,  G06F 17/50 664 Z
Fターム (3件):
5B046AA08 ,  5B046BA02 ,  5B046CA06

前のページに戻る