特許

J-GLOBAL ID：200903059166080789

デバッガ、デバッグ方法、記録媒体

発明者： 腰越 徹 ,  升方 幹雄
出願人/特許権者： 日本電気マイコンテクノロジー株式会社
代理人 (1件)： 京本 直樹 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願2000-103460
公開番号（公開出願番号）：特開2001-290672
出願日： 2000年04月05日
公開日（公表日）： 2001年10月19日
要約：

【要約】【課題】 プログラムのバグを取るために処理手順やアルゴリズムなどからプログラムコードを追っていくが、条件分岐命令のたびに思考を中断されるので、本来の目的であるバグを見つける作業の効率が悪い。【解決手段】 分岐命令解析部135は、プログラムカウンタ23が指す近傍のメモリ3内に格納されているデバッグ対象プログラム4内に分岐命令がある場合は、読み出したレジスタ21、ステータス22、プログラムカウンタ23の値からシミュレーションを行い分岐するか、しないかを検出し、表示部12に対して表示の指示をおこなう。ブレークポイント設定部133は、コマンドにより指定されたアドレスの命令を退避し、ブレーク命令に置き換える。またブレーク発生後、退避した命令をもとに戻す。

請求項（抜粋）：

プロセッサのプログラムのデバッガにおいて、条件分岐命令を検出し、前記条件分岐命令の条件式の評価をデバッガが自動的に行い、条件分岐を実際に実行することなく、前記分岐命令の実行後に制御の移る命令のアドレスを表示することを特徴とするデバッガ。

IPC (2件)：

G06F 11/28 ,  G06F 11/28 315

FI (2件)：

G06F 11/28 C ,  G06F 11/28 315 A

Fターム (11件)：

5B042GA03 ,  5B042HH07 ,  5B042HH25 ,  5B042LA02 ,  5B042MA14 ,  5B042MC03 ,  5B042MC04 ,  5B042MC05 ,  5B042NN04 ,  5B042NN10 ,  5B042NN14