特許
J-GLOBAL ID：200903059172574297
半導体装置および半導体メモリ装置
発明者：
,
,
出願人/特許権者：
代理人 (1件)：
磯村 雅俊
公報種別：公開公報
出願番号（国際出願番号）：特願平8-343344
公開番号（公開出願番号）：特開平10-187536
出願日： 1996年12月24日
公開日（公表日）： 1998年07月21日
要約：
【要約】【課題】 アクセスするメモリアドレスに対するアクセス時間の均一性を保つとともに、オンチップDRAMをオフチップDRAMへのアクセス速度の向上に寄与させ、さらに、内蔵するメモリとして大容量メモリを使用することができる半導体装置およびそれに用いる半導体メモリ装置を提供すること。【解決手段】 CPU(CPUコア)と1次キャッシュ(CAA1,CDA1)とメモリ装置(オンチップDRAM1)でメモリの階層構造を作り、前記メモリ装置(DRAM1)がCPUの主記憶として固定したアドレスにマッピングされる第1のモード(外部メモリ増設なし)およびCPUの2次キャッシュとして動作する第2のモード(外部メモリ増設時)の2つの使用形態による動作を可能にした。
請求項（抜粋）：
少なくとも一つのCPUと、少なくとも一つの1次キャッシュと、少なくとも一つのメモリ装置から構成される半導体装置において、該半導体装置は、少なくとも、前記メモリ装置がCPUの主記憶として固定したアドレスにマッピングされる第1のモードと前記メモリ装置のうち少なくとも一つがCPUの2次キャッシュとして動作する第2のモードの使用形態を有することを特徴とする半導体装置。
IPC (3件)：
G06F 12/08 310
, G06F 15/78 510
, G11C 11/401
G06F 12/08 310 Z
, G06F 15/78 510 A
, G11C 11/34 371 Z
