特許
J-GLOBAL ID：200903059181908424
表示制御装置
発明者：
,
,
,
,
,
,
出願人/特許権者：
代理人 (1件)：
谷 義一 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平4-237478
公開番号（公開出願番号）：特開平6-083291
出願日： 1992年09月04日
公開日（公表日）： 1994年03月25日
要約：
【要約】【目的】 CRT用の表示制御回路を利用したFLCDの表示制御装置においてインターレース表示を良好に行う。【構成】 タイミング発生器123は、インターレースラッチ121に保持されたインターレース値に応じた時間を有するカウントイネーブル信号を発生し、Hsyncカウンタ125はこの時間だけHsyncをカウントする。このカウント値はアドレスラッチ127によって保持され、表示ラインアドレスとして転送される。これにより、上記カウント値に対応した数のラインが間引かれる。
請求項（抜粋）：
表示状態の更新を、表示変更にかかる表示素子のみについて行うことが可能な表示装置の表示制御装置において、表示データを記憶した表示データ記憶手段と、該記憶手段に記憶された表示データを、所定周期で順次読出して前記表示装置へ転送することが可能で、かつ前記記憶手段に記憶された表示データを部分的に書換えることが可能な表示制御回路であって、設定されるインターレース値に応じたアドレスを生成するインターレースアドレス生成回路を有した表示制御回路と、前記インターレースアドレス生成回路が生成するアドレスを前記素子制御回路へ転送し、当該転送にかかるアドレスの表示データを前記表示装置へ転送させるラインアドレス生成手段と、を具えたことを特徴とする表示制御装置。
IPC (3件)：
G09G 3/36
, G02F 1/133 560
, G09G 3/20
