特許

J-GLOBAL ID：200903059184052008

演算増幅器の較正回路

発明者： 小田切 汎徳
出願人/特許権者： 日本電気株式会社
代理人 (1件)： 京本 直樹 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平4-048375
公開番号（公開出願番号）：特開平5-251944
出願日： 1992年03月05日
公開日（公表日）： 1993年09月28日
要約：

【要約】【目的】微小電圧を増幅する演算増幅器固有の温度ドリフトの消去。【構成】切替スイッチ2を較正とし、かつ切替スイッチ3を零較正としたときの演算増幅器5の出力をウインドコンパレータ6に入力し、所定の許容範囲と比較してオフセットドリフトに対応するずれを検出し、オフセットの補正を正または負側とするためのアップダウンカウンタ7のアップもしくはダウン指令を出し、演算増幅器5のオフセットドリフトを補正すべきオフセット補正信号をオフセット補正D/Aコンバータ8から出力する。次に、切替スイッチ3を+較正として基準電圧4を演算増幅器5に供給、出力をラダーネットワーク9に通したあと、その出力をウインドコンパレータ10に供給し、あらかじめ設定した許容範囲とのずれ量をゲインドリフトとして補正するようにアップダウンカウンタ11をアップダウンさせ、ラダーネットワーク9により演算増幅器5の出力を減衰させ実効的なゲインドリフトの補正を行なう。

請求項（抜粋）：

微小入力信号を増幅する高増幅の演算増幅器に基準信号を入力し、前記演算増幅器の温度変化によるオフセットおよびゲインのドリフトを検出し、前記ドリフトを次回較正時まで補正すべき補正信号を生成して前記演算増幅器に供することを特徴とする演算増幅器の較正回路。

IPC (2件)：

H03F 1/30 ,  H03F 3/34

引用特許：

審査官引用 (3件)

• 特開昭61-287308
  
• 特開平2-211085
  
• 特開昭56-109985