特許
J-GLOBAL ID：200903059194019114
半導体ユニット及びその半導体素子の実装方法
発明者：
,
出願人/特許権者：
代理人 (1件)：
池内 寛幸 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平7-315397
公開番号（公開出願番号）：特開平9-162229
出願日： 1995年12月04日
公開日（公表日）： 1997年06月20日
要約：
【要約】【課題】 半導体素子を接合層を介して回路基板の端子電極上へフェイスダウン実装し、樹脂封止して得られた半導体ユニットにおいて、半導体素子と封止樹脂との密着力を高め、信頼性を向上させる。【解決手段】 半導体素子6に設けられた突起電極7を回路基板9の端子電極8に接合層5を介して電気的に接続し、かつ半導体素子6と回路基板9との間隙及び半導体素子6の側面1が無機物の剛体フィラ-4a及び有機物の樹脂を含む封止樹脂4で機械的に補強し、剛体フィラー4aを突起電極7と端子電極8の接合部を囲むように回路基板側9に分布させる。
請求項（抜粋）：
回路基板の端子電極にフェイスダウン状態で半導体素子を実装した半導体ユニットであって、前記半導体素子に設けられた突起電極を前記回路基板の前記端子電極に接合層を介して電気的に接続し、かつ前記半導体素子と前記回路基板との間隙及び前記半導体素子の側面が無機物の剛体フィラ-及び有機物の樹脂を含む封止樹脂で機械的に補強され、前記剛体フィラーは前記突起電極と前記端子電極の接合部を囲むように前記回路基板側に分布している半導体ユニット。
IPC (4件)：
H01L 21/60 311
, H01L 21/56
, H01L 23/29
, H01L 23/31
H01L 21/60 311 Q
, H01L 21/56 E
, H01L 23/30 R
