半導体電力増幅集積回路

発明者：
出願人/特許権者：
代理人 (1件)：松隈秀盛
公報種別：公開公報
出願番号（国際出願番号）：特願平5-101390
公開番号（公開出願番号）：特開平6-310954
出願日： 1993年04月27日
公開日（公表日）： 1994年11月04日
要約：

【要約】【目的】準マイクロ波帯(0.8GHz〜2GHz)で動作する高出力、小型、低消費電力の電力増幅器を提供すること。【構成】接合型 GaAs FETを多段接続して増幅回路8,11,12を形成し、各段間にインピーダンス整合・位相調整回路28,29,30,31を設け、入力インピーダンス整合回路1〜4、出力インピーダンス整合回路13〜15、電源接続端子バイパスコンデンサ19〜21を設ける。さらに、利得制御端子23、JFETの動作点設定用のゲートバイアス端子26,27を設け、全体を半導体集積回路で形成する。

請求項（抜粋）：

入力インピーダンス整合回路を介して信号入力端子に接続された第1ゲート電極と、抵抗素子を介して制御端子に接続された第2ゲート電極と、接地されたソース電極と、第1インダクタンス素子を介して電源端子に接続されるとともに、結合用の第1キャパシタンス素子の一方の端子に接続されたドレイン電極を有する2重ゲート接合型GaAs(ガリウム・砒素)電界効果トランジスタで成る第1増幅手段と、前記結合用第1キャパシタンス素子の他方の端子に接続されたゲート電極と、接地されたソース電極と、第2インダクタンス素子を介して電源端子に接続されるとともに、結合用の第2キャパシタンス素子の一方の端子に接続されたドレイン電極とを有する第1の接合型 GaAs 電界効果トランジスタで成る第2増幅段と、前記第2のキャパシタンス素子の他方の端子に接続されたゲート電極と、接地されたソース電極と、出力インピーダンス整合回路を介して出力端子に接続されたドレイン電極を有する第2の接合型 GaAs 電界効果トランジスタで成る第3増幅段と、第1の抵抗素子を介して前記2重ゲート接合型 GaAs 電界効果トランジスタの第1のゲート電極に接続し、第2の抵抗素子を介して第1の接合型 GaAs 電界効果トランジスタのゲート電極に夫々接続した第1のゲートバイアス端子と、第3の抵抗素子を介して前記第2の接合型 GaAs 電界効果トランジスタのゲート電極に接続した第2のゲートバイアス端子と、第4の抵抗素子を介して前記2重ゲート接合型 GaAs 電界効果トランジスタの第2のゲート電極に接続した制御端子とを備えていることを特徴とする半導体電力増幅集積回路。

IPC (2件)：

H03F 3/60 , H03F 3/195

引用特許：

審査官引用 (5件)

特開平3-198509
特開平4-292009
特開平4-261206

全件表示

前のページに戻る