特許
J-GLOBAL ID：200903059222057604
NMOSトランジスタとPMOSトランジスタとを有する半導体装置及びその製造方法
発明者：
出願人/特許権者：
代理人 (1件)：
高月 亨
公報種別：公開公報
出願番号（国際出願番号）：特願平6-196098
公開番号（公開出願番号）：特開平8-046057
出願日： 1994年07月28日
公開日（公表日）： 1996年02月16日
要約：
【要約】【目的】 信頼性の高いゲート構造が得られ、製造不良も低減でき、しきい値電圧の低電圧化も可能で、工程数少ないプロセスで達成可能であるNMOSとPMOSを有する半導体装置及びその製造方法を提供する。【構成】 ?@PMOS又はNMOSの一方のゲート電極の不純物含有材料層4bは他方のゲート電極の不純物含有材料層4aよりも薄く、該薄い膜厚の不純物含有材料層4bは、一方の導電型の不純物が導入された材料層の上層に他方の導電型の不純物が導入された材料層を積層した構造の該上層の材料層を除去して形成される。?A一方の導電型を有する不純物含有材料層41を形成し、続けてこの上層に他方の導電型を有する不純物含有材料層42を該一方の導電型の不純物よりも高濃度で形成し、NMOS又はPMOSのいずれかの形成領域で上層の導電型の不純物含有材料層42を除去し、その後活性化する。
請求項（抜粋）：
半導体基板上に、NMOSトランジスタとPMOSトランジスタとを有する半導体装置において、一方のトランジスタのゲート電極の不純物含有材料層は他方のトランジスタのゲート電極の不純物含有材料層よりも薄い膜厚で形成され、該薄い膜厚の不純物材料層は、一方の導電型の不純物が導入された材料層の上層に他方の導電型の不純物が導入された材料層を積層した構造の該上層の材料層を除去して形成されたものであり、前記他方のトランジスタのゲート電極の不純物含有材料層は、一方の導電型の不純物が導入された材料層の上層に他方の導電型の不純物が該一方の導電型の不純物よりも高濃度で導入された材料層を積層した構造を活性化することによって形成されたものであることを特徴とするNMOSトランジスタとPMOSトランジスタとを有する半導体装置。
IPC (4件)：
H01L 21/8238
, H01L 27/092
, H01L 21/28 301
, H01L 29/78
H01L 27/08 321 D
, H01L 27/08 321 N
, H01L 27/08 321 F
, H01L 29/78 301 C
