特許

J-GLOBAL ID：200903059228539287

半導体素子収納用パッケージ

発明者： 橋本 利弘 ,  飯野 道信
出願人/特許権者： 京セラ株式会社
公報種別：公開公報
出願番号（国際出願番号）：特願2001-122160
公開番号（公開出願番号）：特開2002-319643
出願日： 2001年04月20日
公開日（公表日）： 2002年10月31日
要約：

【要約】【課題】 高周波信号の入出力時における反射損失を非常に小さいものとする。【解決手段】 上面に半導体素子7および中継回路基板9が載置用基台8を介して載置される載置部1aを有する基体1と、基体1上面に載置部1aを囲繞するように取着され、側部に貫通孔2aが形成された枠体2と、貫通孔2aに嵌着されて中継回路基板9に電気的に接続された同軸コネクタ3とを具備し、枠体2に形成された貫通孔2aは内面に平坦面が形成されており、同軸コネクタ3は、外周導体3aの外周面に前記平坦面に嵌合するような平坦面が形成されているとともに外周導体3aおよび絶縁体3bの端部が枠体2の内部に位置するように嵌着され、中心導体3cが絶縁体3bより突出しかつ中心導体3cの枠体2内面から中継回路基板9に接続される先端までの部位の厚さがその残部の10〜50%とされている。

請求項（抜粋）：

上面に半導体素子および中継回路基板が載置用基台を介して載置される載置部を有する基体と、該基体の上面に前記載置部を囲繞するように取着され、側部に貫通孔が形成された枠体と、筒状の外周導体およびその中心軸に設置された中心導体ならびにそれらの間に介在させた絶縁体から成るとともに前記貫通孔に嵌着されて前記中継回路基板に電気的に接続された同軸コネクタとを具備した半導体素子収納用パッケージにおいて、前記貫通孔は内面に平坦面が形成されており、前記同軸コネクタは、前記外周導体の外周面に前記平坦面に嵌合するような平坦面が形成されているとともに前記外周導体および前記絶縁体の端部が前記枠体の内部に位置するように嵌着され、前記中心導体が前記絶縁体より突出しかつ前記中心導体の前記枠体内面から前記中継回路基板に接続される先端までの部位の厚さがその残部の10〜50%とされていることを特徴とする半導体素子収納用パッケージ。

IPC (2件)：

H01L 23/02 ,  H01S 5/022

FI (3件)：

H01L 23/02 H ,  H01L 23/02 F ,  H01S 5/022

Fターム (9件)：

5F073BA02 ,  5F073FA07 ,  5F073FA08 ,  5F073FA13 ,  5F073FA15 ,  5F073FA16 ,  5F073FA18 ,  5F073FA21 ,  5F073FA28