特許
J-GLOBAL ID:200903059270519903

移動性を改善したMOSFET素子およびその形成方法

発明者:
出願人/特許権者:
代理人 (1件): 本城 雅則 (外1名)
公報種別:公開公報
出願番号(国際出願番号):特願平7-259561
公開番号(公開出願番号):特開平8-111528
出願日: 1995年09月13日
公開日(公表日): 1996年04月30日
要約:
【要約】【課題】 電子およびホールの移動性を改善し、合金の散乱効果を生じにくく、合金緩和および/またはバッファ層を必要としないMOSFET素子およびその製造方法を提供する。【解決手段】 移動性を改善したMOSFET素子(10)は、単結晶シリコン層(11)上に形成されたチャネル層(12)を含む。チャネル層(12)はシリコンと第2物質との合金で構成され、第2物質は、チャネル層(12)が引張応力を受ける状態にする原子百分率で、シリコン格子部位に置換的に存在する。
請求項(抜粋):
移動性を改善したMOSFET素子であって:第1導電型の単結晶シリコン層(11);前記単結晶シリコン層(11)上のキャリア搬送領域(12)であって、シリコンと第2半導体物質との合金から成り、前記第2半導体物質は、前記キャリア搬送領域が引張応力を受ける状態に置かれるような原子百分率で前記キャリア搬送領域(12)内に存在する、前記キャリア搬送領域(12);前記キャリア搬送領域(12)内に達する第2導電型のソース領域(14);前記キャリア搬送領域(12)内に達する前記第2導電型のドレイン領域(16)であって、前記キャリア搬送領域(12)の一部を前記ソース領域(14)と前記ドレイン領域(16)とで挟持する、前記ドレイン領域(16);および前記キャリア搬送領域(12)から電気的に絶縁されている制御電極(18)であって、前記ソース領域(14)と前記ドレイン領域(16)との間に配置されている前記制御電極(18);から成ることを特徴とするMOSFET素子。
FI (2件):
H01L 29/78 301 B ,  H01L 29/78 301 H

前のページに戻る