特許

J-GLOBAL ID：200903059296783803

スキヤンパス装置およびそれを含む半導体集積回路装置

発明者： 前野 秀史
出願人/特許権者： 三菱電機株式会社
代理人 (1件)： 深見 久郎 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平4-035188
公開番号（公開出願番号）：特開平5-066244
出願日： 1992年02月21日
公開日（公表日）： 1993年03月19日
要約：

【要約】【目的】 半導体集積回路装置に内蔵されるRAM2のテストを短時間で行なうことができるスキャンパス装置を提供することである。【構成】 シリアル入力端子SIBとシリアル出力端子SOBとの間にアドレス用スキャンレジスタ群10、データ用スキャンレジスタ群20,30およびセレクタ50を直列に接続し、バイパス機能付スキャンパスを構成する。アドレス用スキャンレジスタ群10に与えられるシフトクロックSCKとデータ用スキャンレジスタ群20,30に与えられるシフトクロックとを分離し、データ用スキャンレジスタ群20,30がシフト動作を停止しかつアドレス用スキャンレジスタ群10がシフト動作を行なうようにそれらのスキャンレジスタ群10,20,30を制御する。

請求項（抜粋）：

直列に接続された複数のスキャンレジスタを含み、前記複数のスキャンレジスタの各々は、シリアル入力端子、第1のパラレル入力端子、第2のパラレル入力端子、与えられるデータを保持して出力する第1の保持手段、与えられるデータを保持して出力する第2の保持手段前記第1のパラレル入力端子のデータを前記第1の保持手段に伝達する第1の伝達手段、前記シリアル入力端子のデータを前記第1および第2の保持手段の一方に伝達する第2の伝達手段、前記第2のパラレル入力端子のデータを前記第2の保持手段に伝達する第3の伝達手段、前記第1および第2の保持手段の前記一方から出力されるデータを前記第1および第2の保持手段の他方に伝達する第4の伝達手段、前記第1の保持手段から出力されるデータを受ける第1のパラレル出力端子、前記第2の保持手段から出力されるデータを受ける第2のパラレル出力端子、前記第1および第2の保持手段の前記他方から出力されるデータを受けるシリアル出力端子、前記第2のパラレル入力端子のデータを前記第1の保持手段から出力されるデータと比較する比較手段、および前記比較手段の比較結果に従って前記第3の伝達手段を能動化または非能動化する能動化手段を含み、各スキャンレジスタの前記シリアル入力端子は前段のスキャンレジスタの前記シリアル出力端子に接続される、スキャンパス装置。

IPC (2件)：

G01R 31/28 ,  G11C 29/00 303

引用特許：

審査官引用 (4件)

• 特開平1-132978
  
• 特開昭61-071475
  
• 特開昭63-222399
  
• 特開平4-114366