特許
J-GLOBAL ID：200903059309704045
半導体部材の製造方法および半導体部材
発明者：
,
出願人/特許権者：
代理人 (1件)：
山下 穣平
公報種別：公開公報
出願番号（国際出願番号）：特願平9-310330
公開番号（公開出願番号）：特開平10-200078
出願日： 1997年11月12日
公開日（公表日）： 1998年07月31日
要約：
【要約】【課題】 多層構造体を多孔質層で良好、簡易に分離するのが困難。【解決手段】 シリコン基板の少なくとも1つの表面側に導電型を制御し得る元素を拡散させた拡散領域12を形成する工程、拡散領域12を含む領域に多孔質シリコン層13,14を形成する工程、多孔質シリコン層13上に非多孔質半導体層15を形成して第1の基体11を用意する工程、第1の基体11と第2の基体16とを非多孔質半導体層15が内側に位置する多層構造体が得られるように貼り合わせる工程、多孔質シリコン層の領域であって、前記拡散領域以外の領域14より前記多層構造体を分離する工程、前記分離された第2の基体16側に残った多孔質シリコン層13,14を除去する工程、とを有する。さらに、分離された第1の基体11側に残った多孔質シリコン層14を除去して得られる基体を第1の基体11または第2の基体16の原材料として使用する工程、とを有する。
請求項（抜粋）：
シリコン基板の少なくとも1つの表面側に導電型を制御し得る元素を拡散させた拡散領域を形成する工程、前記拡散領域を含む領域に多孔質シリコン層を形成する工程、前記多孔質シリコン層上に非多孔質半導体層を形成して第1の基体を用意する工程、前記第1の基体と第2の基体とを前記非多孔質半導体層が内側に位置する多層構造体が得られるように貼り合わせる工程、前記多孔質シリコン層の領域であって、前記拡散領域以外の領域より前記多層構造体を分離する工程、前記分離された第2の基体側に残った多孔質シリコン層を除去する工程、とを有することを特徴とする半導体部材の製造方法。
IPC (3件)：
H01L 27/12
, H01L 21/02
, H01L 21/20
H01L 27/12 B
, H01L 21/02 B
, H01L 21/20
出願人引用 (10件)
全件表示
審査官引用 (10件)
全件表示
前のページに戻る
