特許
J-GLOBAL ID：200903059336352487
スーパースカラマイクロプロセッサおよびROPを処理する方法
発明者：
,
,
出願人/特許権者：
代理人 (1件)：
深見 久郎 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平7-134013
公開番号（公開出願番号）：特開平7-334364
出願日： 1995年05月31日
公開日（公表日）： 1995年12月22日
要約：
【要約】【目的】 分岐命令処理に関するマイクロプロセッサの性能の向上を図る。【構成】 スーパースカラマイクロプロセッサに、マイクロプロセッサの理論的状態を記憶するための再オーダバッファと、マイクロプロセッサの実状態を記憶するためのレジスタファイルとを設ける。フラグレジスタはマイクロプロセッサの機能ユニットが実行するフラグ修正命令により更新されるフラグの実状態を記憶する。再オーダバッファはフラグ修正命令により更新されるフラグを記憶するためのフラグ記憶領域を含む。フラグは再命名され、フラグ修正命令次第の分岐命令の早期実行を可能にする。もしフラグが未決定であれば、実際のフラグの値が決定されるまで、フラグタグがそのフラグの代わりにフラグ記憶領域と関連づけられる。
請求項（抜粋）：
スーパースカラマイクロプロセッサであって、命令の流れに含まれる命令をデコードし、デコードされた命令をROPに変換するためのデコーダと、デコーダに結合され、マイクロプロセッサの理論的な状態を記憶するための再オーダバッファと、再オーダバッファに結合され、マイクロプロセッサの実状態を記憶するためのレジスタファイルとを含み、再オーダバッファは、理論的な整数結果を記憶するための整数結果部分と整数結果に関連する理論的なフラグ情報を記憶するためのフラグ結果部分とを含む複数の記憶ロケーションを有する再オーダバッファアレイを含み、フラグ結果部分と整数結果部分とは連結されて整数結果よりも幅の広い浮動小数点結果の記憶を収容する浮動小数点記憶ロケーションを形成し、スーパースカラマイクロプロセッサはさらに、再オーダバッファに結合され、再オーダバッファから引退したフラグ情報を記憶するための実フラグレジスタを含む、スーパースカラマイクロプロセッサ。
IPC (2件)：
G06F 9/38 370
, G06F 9/38 330
