特許

J-GLOBAL ID：200903059342430201

高速メモリデバイス検査方法および装置

発明者： 中島 稔
出願人/特許権者： 安藤電気株式会社
代理人 (1件)： 志賀 正武 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平8-109600
公開番号（公開出願番号）：特開平9-293395
出願日： 1996年04月30日
公開日（公表日）： 1997年11月11日
要約：

【要約】【課題】 簡単な検査プログラムで高効率に高速メモリの検査を行うことができる高速メモリデバイス検査方法および装置を提供すること。【解決手段】 DRAM・4は、EDO DRAMであり、1サイクル(16〔nsec〕)に2つのデータを出力する。タイミング発生部5は、ダブルストローブ機能を有しており、1サイクルにつき2つのストローブ信号を生成する。期待値生成部7は、期待パターンメモリ6から、1サイクルにつき1個の期待データを読み出し、DRAM出力に対する期待値を出力する。また、期待値生成部7は、DRAM・4の出力データがサイクルの途中で反転すると、自動的に期待値を反転させる機能(期待値反転機能)を有する。判定部8は、ストローブ信号が入力されると、DRAM・4の出力データと期待値生成部7の期待値とを比較し、該比較結果を出力する。

請求項（抜粋）：

所定周期の1サイクル内に複数のデータを出力するメモリデバイスの各出力データと、該出力データに対する期待値とを比較して、該メモリデバイスの検査を行う高速メモリデバイス検査方法において、前記1サイクル内に、前記比較を指示するストローブ信号を、複数生成することを特徴とする高速メモリデバイス検査方法。

IPC (3件)：

G11C 29/00 303 ,  G01R 31/28 ,  H01L 21/66

FI (3件)：

G11C 29/00 303 B ,  H01L 21/66 W ,  G01R 31/28 B

引用特許：

審査官引用 (2件)

• 特開昭61-292297
  
• 特開昭55-163700