特許
J-GLOBAL ID:200903059346423390
半導体装置
発明者:
,
,
,
,
,
,
,
,
,
,
,
出願人/特許権者:
代理人 (1件):
作田 康夫
公報種別:公開公報
出願番号(国際出願番号):特願2000-333530
公開番号(公開出願番号):特開2002-016198
出願日: 2000年10月27日
公開日(公表日): 2002年01月18日
要約:
【要約】【課題】本発明の目的は、アンダーフィルの不要なフリップチップ接続を可能とする半導体装置を実現し、その配線の断線を抑制することにある。【解決手段】本発明は、上記目的を達成するために、半導体素子の回路形成面側に絶縁層を形成し、さらに前記絶縁層上に前記半導体素子に接続される金属配線を形成する構造において、前記絶縁層の特性が厚さ方向で異なり、半導体素子側の絶縁層の特性が半導体素子に近く、電極側はこれらを搭載する基板の特性に近くなっているものである。
請求項(抜粋):
半導体素子の回路形成面側に絶縁層を形成し、さらに前記絶縁層上に前記半導体素子に接続される金属配線を形成する構造において、前記絶縁層の特性が厚さ方向で異なり、半導体素子側の絶縁層の特性が半導体素子に近く、電極側はこれらを搭載する基板の特性に近くなっていることを特徴とする半導体装置。
IPC (4件):
H01L 23/29
, H01L 23/31
, H01L 21/56
, H01L 23/12 501
FI (3件):
H01L 21/56 R
, H01L 23/12 501 P
, H01L 23/30 D
Fターム (16件):
4M109AA02
, 4M109BA07
, 4M109CA12
, 4M109EA07
, 4M109EA15
, 4M109EB13
, 4M109ED03
, 4M109ED05
, 4M109ED07
, 4M109EE02
, 5F061AA02
, 5F061BA07
, 5F061CA12
, 5F061CB02
, 5F061CB06
, 5F061CB13
前のページに戻る