特許

J-GLOBAL ID：200903059349123207

半導体装置及びその製造方法

発明者： 吉富 崇
出願人/特許権者： 株式会社東芝
代理人 (1件)： 竹村 壽
公報種別：公開公報
出願番号（国際出願番号）：特願平10-198065
公開番号（公開出願番号）：特開2000-022085
出願日： 1998年06月29日
公開日（公表日）： 2000年01月21日
要約：

【要約】【課題】 基板抵抗を大きくすることにより近接した素子に対する影響を回避すると共にインダクタンス及びそのQ値の劣化を回避する半導体装置及びその製造方法を提供する。【解決手段】 半導体基板の素子分離領域上に形成したアナログ回路を構成するインダクタ108にシールド層103を、所定の距離をおいてこのインダクタと素子分離領域102との間に配置されるように、対向させる。基板抵抗を大きくすることが可能となり、近接した素子に対する影響を回避すると共にインダクタンス及びQ値の劣化を回避することができ、アナログ回路の動作を安定させる。このシールド層は、高抵抗ポリシリコン、単結晶シリコン又はアモルファスシリコンからなる。また、素子分離領域下のウエルにこれとは逆導電型の不純物拡散領域をシールド層としてもよい。

請求項（抜粋）：

半導体基板と、前記半導体基板の素子分離領域上に形成されたインダクタと、前記半導体基板と前記インダクタとの間に配置され、前記インダクタとは所定の距離だけ離れて対向配置されているシールド層とを備えていることを特徴とする半導体装置。

IPC (4件)：

H01L 27/04 ,  H01L 21/822 ,  H01F 17/00 ,  H05K 9/00

FI (3件)：

H01L 27/04 L ,  H01F 17/00 B ,  H05K 9/00 Q

Fターム (22件)：

5E070AA01 ,  5E070AA05 ,  5E070AA20 ,  5E070AB04 ,  5E070AB06 ,  5E070CB12 ,  5E070CB20 ,  5E070DA17 ,  5E070DB08 ,  5E321AA17 ,  5E321BB22 ,  5E321BB60 ,  5E321GG07 ,  5F038AR09 ,  5F038AR16 ,  5F038AZ04 ,  5F038BH10 ,  5F038BH19 ,  5F038DF12 ,  5F038EZ01 ,  5F038EZ13 ,  5F038EZ20