特許
J-GLOBAL ID：200903059352213284
半導体集積回路の設計方法および評価用半導体集積回路
発明者：
,
,
,
,
,
出願人/特許権者：
代理人 (1件)：
大日方 富雄
公報種別：公開公報
出願番号（国際出願番号）：特願平5-010809
公開番号（公開出願番号）：特開平6-224300
出願日： 1993年01月26日
公開日（公表日）： 1994年08月12日
要約：
【要約】【構成】 メーカが保有する標準化された機能ブロックとユーザが既に開発し保有する機能ブロックと、ユーザが新たに開発した機能ブロックとを組み合わせて1つの半導体集積回路を設計する場合において、予めメーカが保有する設計データおよびユーザが保有する設計データを用いて半導体基板上にそれらの機能の実現に必要な素子およびゲートアレイを構成する素子群を形成したものを準備し、ユーザが新たに開発したゲートアレイで構成される機能ブロックの論理設計データに基づいて当該機能ブロックの配線パターンを設計するとともに、この配線パターンデータおよび上記メーカ保有設計データと上記ユーザ保有設計データとを用いてた半導体基板全体の配線パターンを決定するようにした。【効果】 既に使用されて実績のある回路を利用して新たな機能を有するASICを開発する場合の開発期間を短縮できる。
請求項（抜粋）：
少なくともメーカが開発し保有する機能ブロックまたはユーザが既に開発し保有する機能ブロックと、ユーザが新たに開発した機能ブロックとを組み合わせて1つの半導体集積回路を設計する場合において、予めメーカが開発し保有する機能ブロックの設計データまたはユーザが既に開発し保有する機能ブロックの設計データを用いて半導体基板上にそれらの機能ブロックの機能の実現に必要な素子の拡散層とゲートアレイを構成する素子の拡散層を形成したものを準備しておき、ユーザが新たに開発したゲートアレイで構成される機能ブロックの論理設計データに基づいて当該機能ブロックの配線パターンを設計するとともに、この配線パターンデータおよび上記メーカ保有機能ブロックの設計データと上記ユーザ保有機能ブロックの設計データとを用いて、上記準備された半導体基板全体の配線パターンを決定するようにしたことを特徴とする半導体集積回路の設計方法。
FI (2件)：
H01L 21/82 D
, H01L 21/82 T
