入出力バッファ回路

発明者： ,
出願人/特許権者：
代理人 (1件)：小川勝男
公報種別：公開公報
出願番号（国際出願番号）：特願平7-269718
公開番号（公開出願番号）：特開平9-116416
出願日： 1995年10月18日
公開日（公表日）： 1997年05月02日
要約：

【要約】【目的】インタフェースする電源電圧レベルよりも低い電圧で内部回路が動作するチップを低電力かつ高速に動作させることを可能とする入出力バッファ回路を提供する。【構成】インタフェースのレベル(VCCH)とGNDの間の電位にゲートを固定されたpMOS(MP8)とnMOS(MN10)を介して、入出力端子(PAD)がpMOS(MP7)とnMOS(MN9)により駆動され、pMOS(MP7)のゲートを駆動する信号(N9)のロウレベルはGNDより高く、nMOS(MN9)のゲートを駆動する信号(N15)のハイレベルはインタフェースのレベル(VCCH)より低いことを特徴とするバッファ回路。【効果】インタフェースする電源電圧レベルよりも低い電圧で内部回路が動作するチップを、低電力かつ高速に動作させることが可能となる。

請求項（抜粋）：

そのドレイン・ソース経路が互いに直列接続された第1および第2のPチャネル型MOSFETと、そのドレイン・ソース経路が互いに直列接続された第1および第2のNチャネル型MOSFETを具備し、第1の動作電位点に上記第1のPチャネル型MOSFETのソース端子が接続され、上記第1の動作電位点よりも電位が低い第2の動作電位点に上記第1のNチャネル型MOSFETのソース端子が接続され、上記第2のPチャネル型MOSFETのドレイン端子および上記第2のNチャネル型MOSFETのドレイン端子が第1の端子に接続され、上記第1の動作電位点よりも電位が低く上記第2の動作電位点よりも電位が高い第3の動作電位点に上記第2のPチャネル型MOSFETのゲート端子および上記第2のNチャネル型MOSFETのゲート端子が接続され、上記第1のPチャネル型MOSFETのゲート端子が第1の信号に応答し、上記第1のNチャネル型MOSFETのゲート端子が第2の信号に応答することを特徴とするバッファ回路。

IPC (5件)：

H03K 19/0175 , G06F 1/32 , H03K 19/0185 , H03K 19/01 , H03K 19/0944

FI (5件)：

H03K 19/00 101 S , H03K 19/01 , G06F 1/00 332 Z , H03K 19/00 101 E , H03K 19/094 A

前のページに戻る