特許
J-GLOBAL ID:200903059380897180
半導体装置の製造方法
発明者:
,
,
出願人/特許権者:
代理人 (1件):
児玉 俊英 (外3名)
公報種別:公開公報
出願番号(国際出願番号):特願2001-361905
公開番号(公開出願番号):特開2003-163349
出願日: 2001年11月28日
公開日(公表日): 2003年06月06日
要約:
【要約】【課題】 P-SiON膜除去工程を簡略化または不要とできるゲート電極の製造方法をを提供する。【解決手段】 ゲート電極を形成するためのエッチング装置を用いて第1のステップとして、Cl2/O2にCF4を添加したガスを用いてまずP-SiON膜パターン5aを除去し、続いて第2のステップとして、同じエッチング装置を用いてCl2/O2ガスに切り替えて、シリコン酸化膜パターン4aをマスクとしてポリシリコン膜3をエッチングしてゲート電極3aを形成する。
請求項(抜粋):
シリコン基板上に導電膜、絶縁膜、プラズマSiON膜を順次形成する工程と、上記プラズマSiON膜上にレジストパターンを形成し、上記レジストパターンをマスクとして上記プラズマSiON膜および絶縁膜をエッチングして、プラズマSiON膜パターンおよび絶縁膜パターンを形成する工程と、上記レジストパターンを除去する工程と、上記プラズマSiON膜パターンを除去する工程と、上記絶縁膜パターンをマスクとして上記導電膜をパターニングする工程とを備えた半導体装置の製造方法において、上記プラズマSiON膜パターンを除去する工程と上記導電膜をパターニングする工程とは、同一の装置を用い、エッチングガスを替えることで上記プラズマSiON膜パターンの除去後に連続して上記導電膜のパターニングを行なうようにしたことを特徴とする半導体装置の製造方法。
IPC (5件):
H01L 29/78
, H01L 21/28
, H01L 21/28 301
, H01L 21/3065
, H01L 29/43
FI (5件):
H01L 21/28 F
, H01L 21/28 301 A
, H01L 29/78 301 G
, H01L 29/62 G
, H01L 21/302 J
Fターム (52件):
4M104AA01
, 4M104BB01
, 4M104CC05
, 4M104DD43
, 4M104DD65
, 4M104DD67
, 4M104DD71
, 4M104DD78
, 4M104DD79
, 4M104DD80
, 4M104DD86
, 4M104EE03
, 4M104EE05
, 4M104EE14
, 4M104EE16
, 4M104GG09
, 4M104HH20
, 5F004AA05
, 5F004BA04
, 5F004BB11
, 5F004CA01
, 5F004CA02
, 5F004CA03
, 5F004DA00
, 5F004DA01
, 5F004DA04
, 5F004DA16
, 5F004DA23
, 5F004DA25
, 5F004DA26
, 5F004DB02
, 5F004DB03
, 5F004EA06
, 5F004EA22
, 5F004EA28
, 5F140AA40
, 5F140BA01
, 5F140BE07
, 5F140BF01
, 5F140BF04
, 5F140BG19
, 5F140BG20
, 5F140BG26
, 5F140BG28
, 5F140BG38
, 5F140BG39
, 5F140BG41
, 5F140BG58
, 5F140CE10
, 5F140CE13
, 5F140CE14
, 5F140CE16
前のページに戻る