特許
J-GLOBAL ID：200903059383987440
薄膜トランジスタおよびその製造方法
発明者：
出願人/特許権者：
代理人 (1件)：
杉村 次郎
公報種別：公開公報
出願番号（国際出願番号）：特願平6-236091
公開番号（公開出願番号）：特開平8-078697
出願日： 1994年09月06日
公開日（公表日）： 1996年03月22日
要約：
【要約】【目的】 コスト高騰を招くイオン注入プロセスを導入せず、再現性良好なエッチングを行いかつ層間絶縁膜を平坦化することで、好適特性を確保でき、短絡や断線不良を防止する薄膜トランジスタおよびその製造方法を提供する。【構成】 活性化されているソース領域12およびドレイン領域13、これら両領域間に凹状の段差部14を有する第1半導体部11、第1半導体部11上に成膜されて段差部14を覆う領域がチャネル領域16となっている第2半導体部15、第2半導体部15上に成膜されたゲート絶縁膜17、ゲート絶縁膜17に面一でソース領域12およびドレイン領域13の端部に自己整合して設けられたゲート電極18を備え、第1半導体部11の段差部14の側面14aを傾斜させて形成し、この段差部14を利用してエッチングを再現性良く行ない、かつゲート電極18を好適に自己整合させて、面一にしたゲート絶縁膜17およびゲート電極18の表面に層間絶縁膜23が平坦に設けられる。
請求項（抜粋）：
互いに離間したソース領域およびドレイン領域を有し、これら両領域間に凹状の段差部が設けられた第1半導体部と、この第1半導体部上に設けられて前記段差部を覆う領域がチャネル領域となっている第2半導体部と、この第2半導体部上に設けられたゲート絶縁膜と、このゲート絶縁膜に面一で前記ソース領域およびドレイン領域の間に対応して設けられたゲート電極と、を備えたことを特徴とする薄膜トランジスタ。
IPC (2件)：
H01L 29/786
, H01L 21/336
H01L 29/78 616 T
, H01L 29/78 616 M
, H01L 29/78 617 J
, H01L 29/78 627 A
