特許

J-GLOBAL ID：200903059385525060

シフト及び丸め回路

発明者： ルビー・ベイ-ロー・リー
出願人/特許権者： ヒューレット・パッカード・カンパニー
代理人 (1件)： 上野 英夫
公報種別：公開公報
出願番号（国際出願番号）：特願平6-319312
公開番号（公開出願番号）：特開平7-200265
出願日： 1994年11月29日
公開日（公表日）： 1995年08月04日
要約：

【要約】【目的】2の冪乗による除算の結果を丸めることにより、一連の演算における丸め誤差の累積などを軽減する。【構成】図で入力端子111から与えられたワードX=XN-1XN-2・・・X0をシフトレジスタ(ここでは多重化回路101-105によって実現されている)でmビット右シフトすることにより、Xの2mによる除算結果Y=YN-1YN-2・・・Y0(X0,Y0が最下位ビット)を得る。ここにおいて除算結果の最下位ビット0として、単純にmビットの右シフトを行った結果得られる値Xmとこの右シフトによって最下位ビットからこぼれ落ちた値Xm-1,Xm-2,・・・,X0の論理和(Xm OR Xm-1 OR Xm-2 OR・・・ OR X0)の結果を採用することにより、丸め処理をする。

請求項（抜粋）：

以下の(a)ないし(d)を設け、ビットXi(ここでiは0から(N-1)までの整数)を有する語Xを、非負整数であり且つm≦μ≦N-1である整数mについてm桁だけシフトして、ビットYiを有する語Yを得るシフト及び丸め回路:(a)複数の入力端子:前記入力端子の各々はXiの1つを受け取り、Xiの各々に対応する1つの前記入力端子が存在する;(b)複数の出力端子:Yiの各々に対応する前記出力端子が1つ存在する;(c)複数の第1の多重化回路:前記第1の多重化回路の各々は前記出力端子の1つに接続され、Yj(jは1から(N-1-m)までの整数)に対応する前記出力端子に接続されている前記第1の多重化回路はYjに対応する前記出力端子をXj+mに対応する前記入力端子に接続する;(d)第2の多重化回路:前記第2の多重化回路は、Y0に接続され、Y0をX0ないしXmについて論理和を取った値を有する信号に接続する。

IPC (3件)：

G06F 7/52 320 ,  G06F 7/38 ,  G06F 7/54

引用特許：

審査官引用 (3件)

• 特表平5-503178
  
• 特開昭62-274424
  
• 特開平3-189816