特許
J-GLOBAL ID：200903059400157812
位相同期ループ回路
発明者：
出願人/特許権者：
代理人 (1件)：
森本 義弘
公報種別：公開公報
出願番号（国際出願番号）：特願平11-085023
公開番号（公開出願番号）：特開2000-278127
出願日： 1999年03月29日
公開日（公表日）： 2000年10月06日
要約：
【要約】【課題】 PLL回路の高速化とC/N特性の改善を同時に実現することができるPLL回路(位相同期ループ回路)を提供する。【解決手段】 VCO発振周波数を予め構成の単純な固定分周回路1で分周することにより、高いVCO発振周波数を分周することを可能にするとともに、1周期ごとに発生する分周数の変化に対して、最終段で比較周波数および基準周波数をそれぞれ2分周することにより、分周数の変化を無くし、C/N特性の悪化原因を除去する。
請求項（抜粋）：
少なくとも位相比較器と電圧制御発振回路とを有し、前記位相比較器により2信号の位相を比較しながら同期をとるようにループ制御系を形成する位相同期ループと、前記位相比較器で比較される基準信号と比較信号に対して、前記位相比較器への入力前に各周波数を2分周する2分周回路とを具備したことを特徴とする位相同期ループ回路。
Fターム (11件)：
5J106AA04
, 5J106BB10
, 5J106CC01
, 5J106CC21
, 5J106CC52
, 5J106DD17
, 5J106EE08
, 5J106GG09
, 5J106HH10
, 5J106KK03
, 5J106KK25
