特許

J-GLOBAL ID：200903059404246364

位相同期回路

発明者： 井上 俊明
出願人/特許権者： 日本電気株式会社
代理人 (1件)： 内原 晋
公報種別：公開公報
出願番号（国際出願番号）：特願平3-102287
公開番号（公開出願番号）：特開平5-110427
出願日： 1991年05月08日
公開日（公表日）： 1993年04月30日
要約：

【要約】【目的】 入力信号に対する位相同期や追従が迅速に行なわれ、また同期信号の位相ジッタを減少させること。【構成】 位相比較部101は入力R’,V’をそのまま入力とする位相比較器107と反転して入力する位相比較器108を有し、入力信号の立上り、立下り両方のエッジで位相比較を行なう。立下りのみで位相比較を行なっていた場合に比べて、同じ時間内に位相の補正回数が2倍になるので入力信号に対する位相同期や追従が迅速になり、また電圧制御発振器104の発振周波数の不安定性や雑音などによる同期信号の位相ジッタが減少する。

請求項（抜粋）：

入力信号と同期信号を入力とする位相比較部と、その出力を入力とするチャージポンプ回路と、その出力を入力とするローパスフィルタと、その出力を入力とする電圧制御発振器とからなる位相同期回路において、前記位相比較部が入力信号と同期信号をそのまま入力とする第1の位相周波数比較器と、入力信号を反転する第1のインバータの出力と同期信号を反転する第2のインバータの出力を入力とする第2の位相周波数比較器と、第1の位相周波数比較器の第1の出力と第2の位相周波数比較器の第1の出力を入力とする第1のANDゲートと、第1の位相周波数比較器の第2の出力と第2の位相周波数比較器の第2の出力を入力とする第2のANDゲートとからなることを特徴とする位相同期回路。

IPC (2件)：

H03L 7/10 ,  H03L 7/087

FI (2件)：

H03L 7/10 A ,  H03L 7/08 P

引用特許：

審査官引用 (3件)

• 特開昭62-230225
  
• 特開昭60-173927
  
• 特開平4-043716