特許

J-GLOBAL ID：200903059416502854

短絡故障検知回路

発明者： 水野 史章 ,  星野 孝志
出願人/特許権者： 株式会社ハーネス総合技術研究所 ,  住友電装株式会社 ,  住友電気工業株式会社
代理人 (1件)： 小谷 悦司 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平9-292723
公開番号（公開出願番号）：特開平11-127065
出願日： 1997年10月24日
公開日（公表日）： 1999年05月11日
要約：

【要約】【課題】 電力供給をオンオフする半導体スイッチング素子に発生する短絡モードの故障を簡易な構成で確実に検知する。【解決手段】 抵抗R9の一端を電源VCCに接続し、他端をFET1のゲートに電圧が印加されていないときにオンになるトランジスタQ5及びFET1のソース電位が上昇しているときにオンになるトランジスタQ3からなる直列回路を介して接地する。また、バッテリーBの正極端子とFET1のドレインとの間に常閉接点RSを接続し、励磁コイルRCの一端をバッテリーBの正極端子に接続し、他端をトランジスタQ6を介して接地する。これによってFET1に短絡故障が生じると抵抗R9の他端の信号レベルがローレベルになり、常閉接点RSが開放されてランプLへの通電の継続が停止される。

請求項（抜粋）：

制御端子、電源に接続された第1端子及び負荷を介して接地された第2端子を有し、上記制御端子に入力される制御信号によって上記第1端子と上記第2端子との間の接続がオンオフされる半導体スイッチング素子を備えた電力供給回路において、上記制御端子に上記制御信号が入力されていないときにオンになる第1スイッチ手段と、上記第2端子の電位が上昇するとオンになる第2スイッチ手段と、上記第1スイッチ手段及び上記第2スイッチ手段がともにオンのときに故障検知信号を出力する故障検知信号出力部とを備えたことを特徴とする短絡故障検知回路。

IPC (5件)：

H03K 17/00 ,  H02H 3/08 ,  H02H 3/087 ,  H02H 5/04 ,  H03K 17/08

FI (6件)：

H03K 17/00 B ,  H02H 3/08 R ,  H02H 3/08 T ,  H02H 3/087 ,  H02H 5/04 E ,  H03K 17/08 C