特許
J-GLOBAL ID:200903059421072523
強誘電体積層構造及びその製造方法、電界効果トランジスタ及びその製造方法、並びに強誘電体キャパシタ及びその製造方法
発明者:
,
,
出願人/特許権者:
代理人 (11件):
前田 弘
, 竹内 宏
, 嶋田 高久
, 竹内 祐二
, 今江 克実
, 藤田 篤史
, 二宮 克也
, 原田 智雄
, 井関 勝守
, 関 啓
, 杉浦 靖也
公報種別:公開公報
出願番号(国際出願番号):特願2007-326184
公開番号(公開出願番号):特開2009-152235
出願日: 2007年12月18日
公開日(公表日): 2009年07月09日
要約:
【課題】良好な界面特性を有する強誘電体積層構造、及びかかる強誘電体積層構造を用いた、優れた電気特性を有する電界効果トランジスタ又は強誘電体キャパシタを提供することにある。【解決手段】多結晶又は非晶質の基板上に、多結晶からなる第1の強誘電体膜3aを形成した後、第1の強誘電体膜3aの表面を平滑化処理し、平滑化処理された第1の強誘電体膜3a上に、第1の強誘電体膜3aと同一の結晶構造を有する薄膜の第2の強誘電体膜3bを積層して、強誘電体積層構造を製造する。かかる強誘電体積層構造をゲート絶縁膜又は容量膜として、電界効果トランジスタ又は強誘電体キャパシタを形成する。【選択図】図6
請求項(抜粋):
多結晶又は非晶質の基板上に、多結晶からなる第1の強誘電体膜を形成する工程(a)と、
前記第1の強誘電体膜の表面を平滑化処理する工程(b)と、
前記平滑化処理された第1の強誘電体膜上に、該第1の強誘電体膜と同一の結晶構造を有する薄膜の第2の強誘電体膜を積層する工程(c)と
を含む、強誘電体積層構造の製造方法。
IPC (2件):
H01L 21/824
, H01L 27/105
FI (1件):
Fターム (10件):
5F083FR05
, 5F083HA10
, 5F083JA15
, 5F083JA17
, 5F083JA38
, 5F083JA39
, 5F083JA45
, 5F083PR22
, 5F083PR33
, 5F083PR40
前のページに戻る