特許
J-GLOBAL ID：200903059422306064
半導体装置及びその製造方法
発明者：
出願人/特許権者：
代理人 (1件)：
徳丸 達雄
公報種別：公開公報
出願番号（国際出願番号）：特願2003-120588
公開番号（公開出願番号）：特開2004-327724
出願日： 2003年04月24日
公開日（公表日）： 2004年11月18日
要約：
【課題】チップサイズパッケージの製造方法は、パッケージの薄型化が難しく、半導体素子の突起電極の露出のために研磨工程が必要となり研磨面のディシングやエロージョンが発生すると共に研磨時の圧力により電極直下にストレスを与えるという課題があった。【解決手段】半導体素子2の電極にAuスタッドバンブを形成し、保護シート17に積層された被覆樹脂4と封止樹脂3にAuスタッドバンプを対向させて接着し、被覆樹脂4と封止樹脂3を熱硬化させる。保護シート面17から紫外線18を照射し保護シート17と被覆樹脂4の界面の接着力を半減させて保護シート17を剥離する。その後、金属薄膜を被覆してからパターンニングして再配線層を形成して表面にソルダーレジストの塗布と半田ボールを取りつけて本発明の半導体装置が製造される。【選択図】 図6
請求項（抜粋）：
半導体素子と、前記半導体素子の電極パッド上に付設された突起電極と、前記半導体素子側面周囲を覆う樹脂と、前記半導体素子主面上と前記側面周囲樹脂上を一体的に覆う被覆樹脂と、前記一体的に覆う被覆樹脂面に再配線層が形成されて前記半導体素子の突起電極と接続された半導体装置であって、
前記突起電極がAuスタッドバンプから形成され、前記Auスタッドバンプとが再配線層で接続され状態において、前記Auスタッドバンプと再配線層の接続部分がスタッドバンプ形状を維持しながら接続されていることを特徴とする半導体装置。
IPC (1件)：
FI (1件)：
前のページに戻る
