特許

J-GLOBAL ID：200903059465192305

半導体装置

発明者： 原田 祐一
出願人/特許権者： 富士電機株式会社
代理人 (1件)： 篠部 正治
公報種別：公開公報
出願番号（国際出願番号）：特願平10-360146
公開番号（公開出願番号）：特開2000-183195
出願日： 1998年12月18日
公開日（公表日）： 2000年06月30日
要約：

【要約】【課題】バイポーラトランジスタのコレクタ・ベース間に第一のユニポーラトランジスタが、エミッタ・ベース間に第二のユニポーラトランジスタが接続され、それぞれのトランジスタが同一基板上に形成されたた半導体装置において、オン電圧とスイッチング時間とのトレードオフ特性の向上を図る。【解決手段】?@いずれかのトランジスタを二つ以上に分割して形成することにより、配置の自由度を増す。?A分割して形成されたトランジスタを隣接させ、或いは隔離して配置する。?B分割した最後段のバイポーラトランジスタを隣接させ、その中間にエミッタパッドを設ける。等の工夫により、出力電流の流れる配線、バイポーラトランジスタのベースキャリアの引出し用配線等の配線抵抗を低減する。

請求項（抜粋）：

前段の第一のユニポーラトランジスタと、後段のバイポーラトランジスタと、第二のユニポーラトランジスタとを有し、第一のユニポーラトランジスタのドレインとソースとをそれぞれバイポーラトランジスタのコレクタ、ベースに接続し、かつ、第二のユニポーラトランジスタのドレインとソースとをそれぞれバイポーラトランジスタのエミッタ、ベースに接続し、第一導電型の高比抵抗半導体基板を第一のユニポーラトランジスタのドレイン層、バイポーラトランジスタのコレクタ層、第二のユニポーラトランジスタのベース層とした半導体装置において、いずれかのトランジスタを複数に分割して設けることを特徴とする半導体装置。

IPC (6件)：

H01L 21/8249 ,  H01L 27/06 ,  H01L 27/04 ,  H01L 21/822 ,  H01L 21/8222 ,  H01L 29/78

FI (5件)：

H01L 27/06 321 G ,  H01L 27/04 A ,  H01L 27/06 101 U ,  H01L 29/78 656 A ,  H01L 29/78 657 G

Fターム (29件)：

5F038CA02 ,  5F038CA06 ,  5F038CD12 ,  5F038CD18 ,  5F038EZ20 ,  5F048AA00 ,  5F048AA01 ,  5F048AA05 ,  5F048AC05 ,  5F048AC07 ,  5F048AC08 ,  5F048BA02 ,  5F048BA06 ,  5F048BB01 ,  5F048BB05 ,  5F048BC12 ,  5F048BD07 ,  5F048BF02 ,  5F082AA02 ,  5F082AA03 ,  5F082AA06 ,  5F082AA08 ,  5F082BC03 ,  5F082BC09 ,  5F082DA02 ,  5F082DA09 ,  5F082FA02 ,  5F082GA02 ,  5F082GA04