特許
J-GLOBAL ID:200903059520248552
半導体装置及びその製造方法
発明者:
,
,
,
,
,
出願人/特許権者:
代理人 (1件):
恩田 博宣
公報種別:公開公報
出願番号(国際出願番号):特願平8-264643
公開番号(公開出願番号):特開平9-223798
出願日: 1996年10月04日
公開日(公表日): 1997年08月26日
要約:
【要約】【課題】新規な構成によりデバイスの性能保護に優れるとともに製造が容易な半導体装置を提供する。【解決手段】P型シリコン基板1にはMOSトランジスタTr1〜Tr5が形成されている。基板1の上には、BPSG膜17、第1層アルミ配線18a,18b,18c、プラズマ窒化膜19、TEOS(テトラエチルオルトシリケート)膜20、SOG(スピンオングラス)膜21、TEOS膜22、第2層アルミ配線23a,23bが形成されている。第2層アルミ配線23a,23bの上面を含むTEOS膜22の上には低水素プラズマSiN膜24が形成され、その上には高水素プラズマSiN膜25が形成されている。低水素プラズマSiN膜24は、プラズマSiN膜25よりも水素含有量が少ない。
請求項(抜粋):
ゲート絶縁膜を有するトランジスタが形成された半導体基板の上にプラズマSiN膜を配置した半導体装置であって、前記プラズマSiN膜の下に、当該プラズマSiN膜よりも水素含有量が少ない低水素プラズマSiN膜を配置したことを特徴とする半導体装置。
IPC (6件):
H01L 29/78
, H01L 21/316
, H01L 21/318
, H01L 21/8234
, H01L 27/088
, H01L 21/336
FI (6件):
H01L 29/78 301 N
, H01L 21/316 G
, H01L 21/318 M
, H01L 21/318 C
, H01L 27/08 102 A
, H01L 29/78 658 J
引用特許:
審査官引用 (9件)
-
特開昭62-174927
-
特開昭58-207640
-
特開昭63-132434
-
特開平2-109359
-
半導体装置
公報種別:公開公報
出願番号:特願平4-010448
出願人:日本電気株式会社
-
特開平3-024771
-
特開平4-186675
-
特開平1-110737
-
特開平2-128424
全件表示
前のページに戻る