特許

J-GLOBAL ID：200903059535836477

論理シミユレーシヨン方式

発明者： 佐藤 智博 ,  小熊 敏雄 ,  佐藤 義雄 ,  本間 和行
出願人/特許権者： 株式会社日立製作所
代理人 (1件)： 小川 勝男
公報種別：公開公報
出願番号（国際出願番号）：特願平3-261829
公開番号（公開出願番号）：特開平5-101133
出願日： 1991年10月09日
公開日（公表日）： 1993年04月23日
要約：

【要約】【目的】 同一原因論理不良の発生を抑止し、論理シミュレーション効率の向上と工数の低減を図ることができる論理シミュレーション方式を提供する。【構成】 試験プログラムを利用した論理シミュレーション・システムであって論理回路1、テスト命令列群2、テスト命令列取り出し装置3、コード変換装置4、同一原因論理不良判定装置5、論理不良情報ファイル6、スキップ命令列ファイル7、結果判定装置9などから構成されている。そして、論理不良情報ファイル6の情報コードとコード変換装置4による試験内容コードとが比較され、該当コードがあれば同一原因論理不良となり、スキップ命令列ファイル7に格納された後に次のテスト命令列から処理が繰り返され、一方該当コードがなければシミュレーションが実行されて結果判定装置9により自動判定が行われる。

請求項（抜粋）：

シミュレーション用にモデル化された論理回路モデルに対してその論理不良を摘出するテスト命令列群を備え、該テスト命令列群の中からテスト命令列を1つずつ取り出し、該テスト命令列を前記論理回路モデルに印加してシミュレーションを実施し、該実施結果をもとに次のテスト命令列の取り出しを制御する論理シミュレーション方式であって、次に印加しようとするテスト命令列が、既に印加済みのテスト命令列で摘出された論理不良と同一原因の不良を摘出しようとする場合、前記論理回路モデルに該テスト命令列の印加をスキップし、次の新しいテスト命令列に処理を移してシミュレーションを実行することを特徴とする論理シミュレーション方式。

IPC (5件)：

G06F 15/60 360 ,  G01R 31/28 ,  G06F 11/22 310 ,  G06F 11/22 330 ,  G06F 11/26 310