特許
J-GLOBAL ID：200903059568574605
メモリ集積回路の製作方法
発明者：
出願人/特許権者：
代理人 (1件)：
浅村 皓 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平9-313746
公開番号（公開出願番号）：特開平10-150168
出願日： 1997年11月14日
公開日（公表日）： 1998年06月02日
要約：
【要約】【課題】 DRAMのダイ領域を占める記憶コンデンサを小さくするためのスタック化セルコンデンサを、簡単な工程で製作する方法を提供する。【解決手段】 まず半導体基板の表面に接触領域453を持つトランジスタを作る。接触領域を除いてトランジスタを第1の材料462と466で覆う。接触領域と第1材料を第2の材料の層470で覆い、化学的・機械的な研磨などの方法を用いて平坦化する。第2材料の層の一部を除去して、第1材料で作る底部と第2材料で作る側面を持つ空隙を作り、接触領域を露出させる。次に底部と側面に従う第1導電層472を空隙内に作る。第1導電層は第1層470の表面の上にも伸びる。次に、下の層470が平坦なので、化学的・機械的研磨により第1導電層のこの部分を空隙内の層472の部分から選択的に除去する。次に、空隙内の第1導電層の上に誘電体層を作り、誘電体層の上に第2の導電層、すなわちフィールド板を作る。
請求項（抜粋）：
コンデンサを製作する方法であって、基板の上に第1の層を作り、前記第1層の表面を平坦化し、前記第1層の一部を除去して前記第1層内に空隙を作り、前記第1層の前記表面の上と前記空隙内に下部電極層を作り、前記下部電極層を化学的・機械的に研磨して前記下部電極層を前記第1層の前記表面から除去し、前記空隙内の前記下部電極層の残部の上に誘電体層を作り、前記誘電体層の上に上部電極層を作る、ステップを含む、コンデンサを製作する方法。
IPC (4件)：
H01L 27/108
, H01L 21/8242
, H01L 27/04
, H01L 21/822
H01L 27/10 621 A
, H01L 27/04 C
