集積回路におけるメモリ・インタフェース制御方式

発明者： , ,
出願人/特許権者：
代理人 (3件)：穂坂和雄 , 山谷晧榮 , 小笠原吉義
公報種別：公開公報
出願番号（国際出願番号）：特願2005-277898
公開番号（公開出願番号）：特開2007-087284
出願日： 2005年09月26日
公開日（公表日）： 2007年04月05日
要約：

【課題】本発明はLSIやFPGA等の集積回路のメモリ・インタフェース制御方式に関し,メモリを置き換えてもメモリの特性に適したアクセス・タイミングを認識して,最適なタイミングでアクセスすることを目的とする。【解決手段】メモリ・インタフェース部は,複数個のタイミングの書き込み・読み出しパターンを発生する書き込み・読み出しパターン発生回路を備え,メモリに対して順番に発生するパターンを変更してアクセスすることにより最適なアクセス・タイミングを認識する書き込み・読み出し試験部と,メモリアクセス信号を異なる複数のアクセス・タイミングの書き込み・読み出しのアクセス・タイミングに変換する複数の変換回路を含むインタフェース変換部を備え,書き込み・読み出し試験部により認識した結果により,インタフェース変換部の中の書き込み・読み出しの変換回路を選択するよう構成する。【選択図】図1

請求項（抜粋）：

情報処理機能を備えたユーザ回路とメモリとの間に設けたメモリ・インタフェース部を含む集積回路のメモリ・インタフェース制御方式において, 前記メモリ・インタフェース部は, 複数個のタイミングの書き込み・読み出しパターンを発生する書き込み・読み出しパターン発生回路を備え,前記メモリに対して順番に発生するパターンを変更してアクセスすることにより当該メモリに最適なアクセス・タイミングを認識する書き込み・読み出し試験部と, メモリアクセス信号を異なる複数のアクセス・タイミングの書き込み・読み出しのアクセス・タイミングに変換する複数の変換回路を備えたインタフェース変換部を備え, 前記書き込み・読み出し試験部により認識した結果により,前記インタフェース変換部の中の書き込み・読み出しの変換回路を選択することにより前記ユーザ回路からのメモリアクセス信号を前記メモリに最適な書き込み及び読み出しの信号に変換することを特徴とする集積回路におけるメモリ・インタフェース制御方式。

IPC (2件)：

G06F 12/00 , G06F 12/06

FI (2件)：

G06F12/00 564A , G06F12/06 510C

Fターム (2件)：

5B060CC01 , 5B060MM07

引用特許：

出願人引用 (2件)

特開平3-99354号公報
システム制御用処理装置及びシステム制御方法
公報種別：公開公報出願番号：特願2000-000663 出願人：松下電器産業株式会社

審査官引用 (5件)

メモリ動作制御方法
公報種別：公開公報出願番号：特願平9-251968 出願人：株式会社日立製作所, 株式会社日立旭エレクトロニクス
制御装置
公報種別：公開公報出願番号：特願2001-238738 出願人：東陶機器株式会社
メモリ制御回路とメモリ制御方法
公報種別：公開公報出願番号：特願2001-172889 出願人：沖電気工業株式会社

全件表示

前のページに戻る