特許
J-GLOBAL ID：200903059578189718
半導体装置の製造方法
発明者：
出願人/特許権者：
代理人 (1件)：
宮越 典明
公報種別：公開公報
出願番号（国際出願番号）：特願平3-246614
公開番号（公開出願番号）：特開平5-063003
出願日： 1991年08月31日
公開日（公表日）： 1993年03月12日
要約：
【要約】【目的】 リセス構造を有する電界効果トランジスタにおいて、リセス内がパッシベ-ション膜で埋まると、ゲ-ト・ドレイン間容量が増大し、電力利得の低下を招くので、本発明は、この欠点を解消するため、リセス内に空洞(中空領域)を形成させることを目的とする。【構成】 n型活性層1上にスペ-サとしてのシリコン酸化膜2とシリコン窒化膜3を被着し、ホトレジスト10でパタ-ニングした後、ドライエッチ及びウエットエッチにてリセス5を開口し(工程A)、続いてリセス形成、次いで、ゲ-ト形成後(工程C)、リセス5内に空洞9を形成する(工程C)。【効果】 ゲ-ト・ドレイン間容量を増大させることなく、高周波特性における電力利得を向上させることができる。
請求項（抜粋）：
n型活性層上にゲ-トリフトオフのスペ-サとなるシリコン酸化膜を被着し、その上にシリコン窒化膜を酸化膜より薄く被着し、ホトレジストによりゲ-ト形成部にパタ-ニングした後、該窒化膜をドライエッチングにて除去し、その後、ウエットエッチングにて窒化膜を殆どエッチングせず酸化膜のみを基板まで除去し、更に、サイドエッチを行って窒化膜下部に空隙を設け、次に、リセス形成を行い、ゲ-トメタルを蒸着し、レジストでのリフトオフを行ってゲ-トを形成し、窒化膜とゲ-ト間がふさがり、リセス内が空洞になるようにパッシベ-ション膜を被着することを特徴とする半導体装置の製造方法。
IPC (3件)：
H01L 21/338
, H01L 29/812
, H01L 21/28
