特許

J-GLOBAL ID：200903059579064374

半導体装置及び半導体製造方法

発明者： 山中 邦裕 ,  北角 英人
出願人/特許権者： 株式会社リコー
公報種別：公開公報
出願番号（国際出願番号）：特願平8-131093
公開番号（公開出願番号）：特開平9-293865
出願日： 1996年04月26日
公開日（公表日）： 1997年11月11日
要約：

【要約】【課題】本発明は絶縁性を確保しつつ、拡散層上のコンタクトとゲート電極距離を縮小させる半導体装置及び半導体製造方法を提供する。【解決手段】基板10上に、厚さ8nmのゲート酸化膜11、厚さ150nmのポリシリコン膜12、厚さ100nmのWSi2 膜13及び厚さ100nmの酸化膜(キャップ)14を順次形成し、ゲート電極形状にパターニングする。リン注入を行ってn- 層15を形成した後、窒化膜のデポ・エッチバックにより幅50nmのシリコン窒化膜の第一のサイドウオール16を形成する。第一のサイドウオール16の外側壁にシリコン酸化膜の第二のサイドウオール17を幅100nmに形成し、ヒ素注入及び熱処理を行ってn+ 層18を形成する。層間絶縁膜19を形成した後、コンタクト-ゲート間距離が0.15μmのマスクを用いてエッチングによりホール径0.35μmのコンタクトホール20を開口して、コンタクトホール20にメタルを埋め込んで配線21を形成する。

請求項（抜粋）：

ゲート電極の側壁に形成されたシリコン窒化膜からなる第一のサイドウオールと、前記第一のサイドウオールの外側壁に形成されたシリコン酸化膜からなる第二のサイドウオールと、前記第二のサイドウオールの少なくとも一部がエッチング除去されることにより形成されたコンタクトホールと、前記コンタクトホール内にメタルが埋め込まれて形成された配線と、を備えたことを特徴とする半導体装置。

IPC (4件)：

H01L 29/78 ,  H01L 21/28 ,  H01L 21/768 ,  H01L 21/336

FI (5件)：

H01L 29/78 301 X ,  H01L 21/28 L ,  H01L 21/90 C ,  H01L 29/78 301 L ,  H01L 29/78 301 G