特許
J-GLOBAL ID：200903059583101845
表示システム
発明者：
出願人/特許権者：
公報種別：公開公報
出願番号（国際出願番号）：特願平7-221060
公開番号（公開出願番号）：特開平9-050268
出願日： 1995年08月07日
公開日（公表日）： 1997年02月18日
要約：
【要約】【課題】 本発明はシステムリセットを行なってシステムを立ち上げるとき、走査信号FLM’の出力を一時的に中止して、表示モジュールの画面が乱れないようにする。【解決手段】 CPU回路によってタイミングコントローラ6に設けられている大容量のメモリアクセス機能やスマートアドレスレジスタ、表示デューティレジスタ、表示スタートラスタアドレスレジスタなどの各種のレジスタ4などのイニシャライズが終了するまで、アンドゲート回路21を閉状態にして、走査信号FLM’が出力されないようにし、前記各レジスタ4のイニシャライズが終了して、前記CPU回路からイニシャライズ終了信号が出力されたとき、前記アンドゲート回路21を開状態にして、走査信号FLM’の出力を開始する。
請求項（抜粋）：
タイミングコントローラによって各種の走査信号を生成して、これらの各走査信号とともに、表示対象となる画像の内容を示す表示データを表示モジュールに供給して画面表示させる表示システムにおいて、前記タイミングコントローラのイニシャライズが終了するまで、前記タイミングコントローラで生成される走査信号のうち、予め指定されている走査信号の出力を中止し、前記タイミングコントローラのイニシャライズが終了した後、出力を中止していた走査信号の出力を開始し、これによって、イニシャライズ時における表示モジュールの画面が乱れないようにすることを特徴とする表示システム。
IPC (2件)：
FI (2件)：
引用特許：
審査官引用 (3件)
-
特開昭63-304228
-
特開昭63-304228
-
特開昭63-304228
前のページに戻る
