特許

J-GLOBAL ID：200903059596132588

論理シミュレーション装置

発明者： 田島 哲也
出願人/特許権者： シャープ株式会社
代理人 (1件)： 山本 秀策
公報種別：公開公報
出願番号（国際出願番号）：特願平11-133350
公開番号（公開出願番号）：特開2000-321336
出願日： 1999年05月13日
公開日（公表日）： 2000年11月24日
要約：

【要約】【課題】ピン間スキューチェックを高速かつ容易に行い得る論理シミュレーション装置を提供する.【解決手段】タイミング検証装置1は、LSIの論理回路の接続情報及び論理素子に対してタイミングチェック値を定義した論理回路情報12に基いて、外部入出力ピンに直接接続されているか、又はスキューチェックの対象外の論理素子(例えばインバータ、NAND、NOR等の論理回路)を介して外部入出力ピンに接続されているスキューチェックの対象の論理素子を選択し、選択した論理素子のタイミングチェック値のみを更新している。

請求項（抜粋）：

論理回路を構成する論理素子への各入力信号の変化点の時間差が該論理素子のタイミングチェック値に入るか否かを検証する機能を具備する論理シミュレーション装置において、前記検証に先立ち、前記論理回路の構成を示す論理回路情報に基いて、該論理回路の外部ピンに直接接続されているか、又は該論理回路の外部ピンに該検証対象外の論理素子を介して接続されている該検証対象の論理素子を求め、該検証対象の論理素子のタイミングチェック値にスキュー値を加算して、該該検証対象の論理素子のタイミングチェック値を更新する手段を備える論理シミュレーション装置。

IPC (2件)：

G01R 31/28 ,  G06F 17/50

FI (3件)：

G01R 31/28 F ,  G06F 15/60 668 Z ,  G06F 15/60 668 U

Fターム (8件)：

2G032AC08 ,  2G032AG07 ,  5B046AA08 ,  5B046BA04 ,  5B046JA05 ,  9A001BB05 ,  9A001HH32 ,  9A001LL05