コンピュータシステム

発明者： ,
出願人/特許権者：
代理人 (1件)：鈴江武彦
公報種別：公開公報
出願番号（国際出願番号）：特願平7-090903
公開番号（公開出願番号）：特開平8-235111
出願日： 1995年04月17日
公開日（公表日）： 1996年09月13日
要約：

【要約】【目的】ISAバス上のI/Oデバイスの性能を最大限発揮して、そのI/Oデバイスとの間のデータ転送速度の向上を図る。【構成】システムコントローラ12には、ISAバスの規格に準拠した速度でコマンドサイクルを実行するISAバスコントローラ123に加え、それよりも高速な速度でコマンドサイクルを実行する高速バスコントローラ124が設けられている。PCMCIAコントローラ14やIDEインタフェース15などのISAバスよりも高速動作可能な性能を持つI/Oデバイスをアクセスする時は、ISAバスコントローラ123の代わりに高速バスコントローラ124が用いられる。高速バスコントローラ124は、アドレス指定されたI/Oデバイスの性能に合った速度でコマンドサイクルを実行する。

請求項（抜粋）：

バスマスタと、システムメモリと、複数のI/Oデバイスが接続されるシステムバスと、前記バスマスタからのI/Oアクセス要求に応じて、前記システムバス上のI/Oデバイスを制御するためのバスサイクルを実行するI/Oコントローラとを含むコンピュータシステムにおいて、前記I/Oコントローラは、前記システムバス上の複数のI/Oデバイスの中で高速動作可能なI/Oデバイスが配置されているアドレス空間を示す情報を格納するアドレス記憶手段と、前記システムバス上のI/Oデバイスにリード/ライトコマンドを発行するためのコマンドサイクルを第1のサイクル速度で実行する第1のコマンドサイクル実行手段と、前記システムバス上のI/Oデバイスにリード/ライトコマンドを発行するためのコマンドサイクルを前記第1サイクル速度よりも高速な第2サイクル速度で実行する第2のコマンドサイクル実行手段と、前記バスマスタからのI/Oアドレスの値が前記アドレス記憶手段に保持されている高速動作可能なI/Oデバイスのアドレス空間に属するか否かを判定するヒット判定手段と、このヒット判定手段の判定結果に従って、前記第1および第2のコマンドサイクル実行手段を選択的に使用してアクセス対象のI/Oデバイスに対するコマンドサイクル実行速度を切換えるコマンドサイクル切換え手段とを具備することを特徴とするコンピュータシステム。

前のページに戻る